[发明专利]高可靠性飞行控制系统及应用该系统的多余度计算方法

说明书

本申请公开了一种高可靠性飞行控制系统及应用该系统的多余度计算方法。包括：FPGA芯片，其内嵌有至少三个NiosⅡ软核处理器，每个NiosⅡ软核处理器，配置用于接收并处理飞行参数，得到执行数据；Mutex互斥核处理器，其与NiosⅡ软核处理器通信连接，配置用于接收每个NiosⅡ软核处理器传输的执行数据，当所有NiosⅡ软核处理器传输的执行数据均被Mutex互斥核处理器收到后再同步发出；判决模块，嵌设在FPGA芯片上，且其与Mutex互斥核处理器通信连接，配置用于监控每个NiosⅡ软核处理器的运行状态以及接收执行数据；还配置用于根据各个NiosⅡ软核处理器的运行状态，判断各个NiosⅡ软核处理器是否存在失效问题；并输出判决结果；实现算法的稳定性，且体积小、成本低。

技术领域

本公开一般涉及无人机技术领域，具体涉及一种高可靠性飞行控制系统及应用该系统的多余度计算方法。

背景技术

随着计算机技术和航电系统的快速发展，飞机的飞行控制系统大都采用数字式飞行控制系统。为了保证飞行安全，提高系统的可靠性及容错能力，无人机飞行控制计算机多采用多余度技术。即使用多块相同结构或不同结构的处理器板卡或飞控计算机。多块板卡或多个飞控计算机同时工作，进行热备份。处理器板卡或飞控计算机负责飞机控制、任务管理、设备管理等工作，并将经过处理之后的信息发送给外部设备。

但对于小型或微小型无人机具有体积小、重量轻、带载能力有限的特点，因此需要降低配套的飞行控制计算机的体积和重量，常规的多余度飞控计算机很难直接应用到小型或微小型无人机上。因此，我们提出一种高可靠性飞行控制系统及应用该系统的多余度计算方法用以解决上述问题。

发明内容

鉴于现有技术中的上述缺陷或不足，期望提供一种具有一定灵活性，体积小，成本低的高可靠性飞行控制系统及应用该系统的多余度计算方法。

第一方面，本申请提供一种高可靠性飞行控制系统，包括：

FPGA芯片，所述FPGA芯片内嵌有至少三个NiosⅡ软核处理器，每个所述NiosⅡ软核处理器，配置用于接收并处理飞行参数，得到执行数据；

Mutex互斥核处理器，所述Mutex互斥核处理器与所述NiosⅡ软核处理器通信连接，配置用于接收每个所述NiosⅡ软核处理器传输的执行数据，当所有NiosⅡ软核处理器传输的执行数据均被Mutex互斥核处理器收到后再同步发出；

判决模块，嵌设在所述FPGA芯片上，且其与所述Mutex互斥核处理器通信连接，所述判决模块配置用于监控每个所述NiosⅡ软核处理器的运行状态以及接收执行数据；

所述判决模块，还配置用于根据各个所述NiosⅡ软核处理器的运行状态，判断各个NiosⅡ软核处理器是否存在失效问题；并输出判决结果。

根据本申请实施例提供的技术方案，还包括：存储器，其与所述NiosⅡ软核处理器对应设置且通信连接；所述存储器，配置用于存储相应的NiosⅡ软核处理器接收的飞行参数。

根据本申请实施例提供的技术方案，所述飞行参数包括：飞行空速、飞行高度和飞行姿态角。

根据本申请实施例提供的技术方案，各个所述NiosⅡ软核处理器共享相同的飞行参数，运行相同的算法，并各自独立输出执行数据。

第二方面，本申请提供一种多余度计算方法，采用上述的一种高可靠性飞行控制系统，所述单芯片多余度计算方法包括以下步骤：

接收并处理飞行参数，得到执行数据；所述执行数据由所述NiosⅡ软核处理器运算得到；

接收每个NiosⅡ软核处理器传输的执行数据，当所有NiosⅡ软核处理器传输的执行数据均被Mutex互斥核处理器收到后再同步发出；

监控每个NiosⅡ软核处理器的运行状态以及接收执行数据；