[发明专利]半导体器件以及包括该半导体器件的数据存储系统

权利要求书

1.一种半导体器件，包括：

半导体基板；

在所述半导体基板上的外围电路结构；

板图案，具有间隙并在所述外围电路结构上；

堆叠结构，在所述板图案上并包括第一堆叠区域和与所述第一堆叠区域间隔开的第二堆叠区域，其中所述第一堆叠区域包括在垂直于所述半导体基板的上表面的垂直方向上堆叠的栅电极，其中所述第二堆叠区域包括导体堆叠区域，所述导体堆叠区域包括在所述垂直方向上堆叠的导电层，以及其中所述第二堆叠区域包括绝缘体堆叠区域，所述绝缘体堆叠区域包括在与所述导电层基本相同的高度水平处的模制绝缘层；

垂直存储结构，延伸穿过所述第一堆叠区域；以及

源极接触插塞，电连接到所述导体堆叠区域的所述导电层中的至少一个并与所述板图案接触。

2.根据权利要求1所述的半导体器件，进一步包括：

在所述堆叠结构上的位线；以及

第一外围接触插塞，至少延伸穿过所述绝缘体堆叠区域并电连接到所述外围电路结构的第一外围焊盘；

第一位线连接插塞，将所述垂直存储结构和所述位线彼此电连接；以及

第二位线连接插塞，将所述第一外围接触插塞和所述位线彼此电连接，其中：

所述间隙具有在平行于所述半导体基板的所述上表面的第一方向上延伸的线形或条形；以及

所述位线具有在平行于所述半导体基板的所述上表面并垂直于所述第一方向的第二方向上延伸的线形或条形。

3.根据权利要求2所述的半导体器件，进一步包括：

在所述堆叠结构上的第一源极连接线；以及

源极连接图案，

其中所述源极接触插塞包括与所述第一源极连接线重叠的至少一个第一源极接触插塞以及不与所述第一源极连接线重叠的第二源极接触插塞；

其中所述第二源极接触插塞中的至少一个与所述位线重叠；

其中所述源极连接图案将所述第一源极连接线与所述第一源极接触插塞电连接；

其中所述第一源极连接线具有在所述第二方向上延伸的线形；以及

其中所述第一源极连接线的宽度大于所述位线的宽度。

4.根据权利要求3所述的半导体器件，其中：

所述第一源极连接线的所述宽度为所述位线的所述宽度的三倍至十倍。

5.根据权利要求3所述的半导体器件，其中：

所述源极接触插塞中的至少一个源极接触插塞在所述绝缘体堆叠区域和所述导体堆叠区域之间；以及

所述源极连接图案将所述至少一个源极接触插塞与所述第一源极连接线电连接。

6.根据权利要求3所述的半导体器件，进一步包括：

第一图案，至少接触所述导体堆叠区域的所述导电层当中的最上面的导电层；以及

第二图案，将所述第一图案和所述源极接触插塞彼此电连接，

其中所述源极接触插塞通过所述第一图案和所述第二图案电连接到所述导电层中的至少一个；以及

其中所述源极连接图案与所述第二图案当中的电连接到所述第一源极接触插塞的第二图案接触并电连接。

7.根据权利要求3所述的半导体器件，进一步包括：

外部源极接触插塞，与所述第一堆叠区域和所述第二堆叠区域间隔开并接触所述板图案；以及

第二源极连接线，在所述外部源极接触插塞上将所述外部源极接触插塞彼此电连接，

其中所述源极接触插塞和所述外部源极接触插塞具有与所述半导体基板的所述上表面距离相等的上表面；以及

其中所述第二源极连接线和所述第一源极连接线距所述半导体基板的所述上表面相等的距离。

8.根据权利要求7所述的半导体器件，进一步包括：

源极外围接触插塞，电连接到所述外围电路结构的源极焊盘并具有上表面，所述上表面具有距所述半导体基板的所述上表面的比所述栅电极当中的最上面的栅电极距所述半导体基板的所述上表面的水平更远的水平；

第一上互连结构，电连接所述第一源极连接线与所述第二源极连接线；以及

第二上互连结构，电连接所述第一上互连结构与所述源极外围接触插塞。