[发明专利]半导体器件以及包括该半导体器件的数据存储系统

说明书

本发明提供一种半导体器件以及包括该半导体器件的数据存储系统。该半导体器件可以包括：半导体基板；在半导体基板上的外围电路结构；板图案，在外围电路结构上并具有间隙；以及堆叠结构，在板图案上并包括第一堆叠区域和第二堆叠区域。第一堆叠区域可以包括在垂直于半导体基板的上表面的垂直方向上堆叠的栅电极，第二堆叠区域可以包括导体堆叠区域和绝缘体堆叠区域两者，导体堆叠区域包括在垂直方向上堆叠的导电层，绝缘体堆叠区域包括在与导电层基本相同的高度水平处的模制绝缘层。半导体器件还可以包括：垂直存储结构，延伸穿过第一堆叠区域；以及源极接触插塞，电连接到导体堆叠区域的导电层中的至少一个并接触板图案。

技术领域

本公开涉及半导体器件以及包括该半导体器件的数据存储系统。

背景技术

对用于需要数据存储能力的电子系统中的存储高容量数据的半导体器件的需求日益增长。因此，已经有了对用于增大半导体器件的数据存储容量的措施的研究。例如，一种提出的用于增大半导体器件的数据存储容量的方法使用包括三维排列的存储单元而不是二维排列的存储单元的半导体器件。

发明内容

本公开的一些方面提供表现出改善的电性能和/或具有增大的集成密度的半导体器件。本公开的一些方面提供包括半导体器件的数据存储系统，该半导体器件表现出改善的电性能和/或具有增大的集成密度。

根据一些示例实施方式，一种半导体器件可以包括：半导体基板；在半导体基板上的外围电路结构；在外围电路结构上并具有间隙的板图案；以及堆叠结构，在板图案上并包括第一堆叠区域和与第一堆叠区域间隔开的第二堆叠区域。第一堆叠区域可以包括在垂直于半导体基板的上表面的垂直方向上堆叠的栅电极，第二堆叠区域可以包括导体堆叠区域和绝缘体堆叠区域两者，导体堆叠区域包括在垂直方向上堆叠的导电层，绝缘体堆叠区域包括在与导电层基本相同的高度水平处的模制绝缘层。半导体器件还可以包括：垂直存储结构，延伸穿过第一堆叠区域；以及源极接触插塞，电连接到导体堆叠区域的导电层中的至少一个并接触板图案。

根据一些示例实施方式，一种半导体器件可以包括：半导体基板；在半导体基板上的外围电路结构；板图案，在外围电路结构上并具有彼此间隔开的间隙；以及堆叠结构，在板图案上并包括彼此间隔开的第一堆叠区域和彼此间隔开的第二堆叠区域。每个第一堆叠区域可以包括在垂直于半导体基板的上表面的垂直方向上堆叠的栅电极，每个第二堆叠区域可以包括导体堆叠区域和绝缘体堆叠区域两者，导体堆叠区域包括在垂直方向上堆叠的导电层，绝缘体堆叠区域包括在与导电层基本相同的高度水平处的模制绝缘层。半导体器件可以进一步包括：延伸穿过第一堆叠区域的垂直存储结构；延伸穿过第二堆叠区域的源极接触插塞；延伸穿过堆叠结构的分隔结构；具有比堆叠结构高的水平的源极连接线；以及具有比堆叠结构高的水平的位线。当在平面图中观看时，每个间隙可以具有在平行于半导体基板的上表面的第一方向上延伸的线形或条形。当在平面图中观看时，第一堆叠区域和第二堆叠区域在平行于半导体基板的上表面并垂直于第一方向的第二方向上彼此间隔开。第二堆叠区域的绝缘体堆叠区域可以与间隙重叠。在每个第二堆叠区域中，第二堆叠区域的导电层中的至少一个可以电连接到延伸穿过第二堆叠区域的源极接触插塞。每条源极连接线可以具有在第二方向上延伸的线形。每条位线可以具有在第二方向上延伸的线形。源极接触插塞可以包括与源极连接线重叠的第一源极接触插塞以及与位线重叠的第二源极接触插塞。