[发明专利]半导体器件及其形成方法在审
申请号: | 202211114075.3 | 申请日: | 2022-09-14 |
公开(公告)号: | CN115312463A | 公开(公告)日: | 2022-11-08 |
发明(设计)人: | 王俊文;洪齐元;余兴 | 申请(专利权)人: | 芯盟科技有限公司 |
主分类号: | H01L21/8238 | 分类号: | H01L21/8238;H01L27/092 |
代理公司: | 上海盈盛知识产权代理事务所(普通合伙) 31294 | 代理人: | 高德志 |
地址: | 314400 浙江省嘉兴市海宁*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体器件 及其 形成 方法 | ||
1.一种半导体器件的形成方法,其特征在于,包括:
提供半导体衬底;
在所述半导体衬底上形成第一绝缘层;
在所述第一绝缘层的正面上形成分立的第一垂直栅极、第二垂直栅极以及电感器,所述电感器包括分别位于首尾的第一端和第二端;
形成覆盖所述第一垂直栅极、第二垂直栅极、电感器和第一绝缘层的第二绝缘层;
刻蚀所述第二绝缘层、第一垂直栅极、第二垂直栅极和第一绝缘层,形成贯穿所述第二绝缘层、第一垂直栅极和第一绝缘层的第一通孔,以及形成贯穿所述第二绝缘层、第二垂直栅极和第一绝缘层的第二通孔;
在所述第一通孔的侧壁表面形成第一栅介质层,在所述第二通孔的侧壁表面形成第二栅介质层;
在所述第一通孔和第二通孔中填充满半导体材料分别形成第一有源区和第二有源区;
在所述第一有源区的顶部中形成第一源漏区,在所述第二有源区的顶部中形成第二源漏区,所述第一源漏区与所述第二源漏区中掺杂的杂质离子类型相反;
在所述第二绝缘层表面上以及第二绝缘层中形成将所述电感器的第一端与所述第二源漏区电连接的第一金属布线层;
去除所述半导体衬底以暴露出所述第一有源区和第二有源区的底部表面;在所述第一有源区的底部中形成第三源漏区,在所述第二有源区的底部中形成第四源漏区,所述第三源漏区与所述第一源漏区中的掺杂的杂质离子类型相同,所述第四源漏区与所述第二源漏区中的掺杂的杂质离子类型相同;
在所述第一绝缘层的背面上形成连接所述第三源漏区和第四源漏区的金属连接层。
2.如权利要求1所述的半导体器件的形成方法,其特征在于,所述第一垂直栅极、第二垂直栅极和电感器的形成过程包括:
在所述第一绝缘层上形成多晶硅层;在所述多晶硅层上形成图形化的第一掩膜层,所述图形化的第一掩膜层暴露出所述多晶硅层需要被刻蚀的区域;以所述图形化的第一掩膜层为掩膜刻蚀所述多晶硅层,在所述第一绝缘层上形成分立的第一垂直栅极和第二垂直栅极;在所述第一绝缘层表面上形成导电金属层;在所述导电金属层上形成图形化的第二掩膜层,所述图形化的第二掩膜层暴露出所述导电金属层需要被刻蚀的区域;以所述图形化的第二掩膜层为掩膜刻蚀所述导电金属层,在所述第一垂直栅极或第二垂直栅极一侧的第一绝缘层上形成电感器。
3.如权利要求1所述的半导体器件的形成方法,其特征在于,所述电感器的形成过程包括:在所述第一绝缘层上形成图形化的硬掩膜层,所述图形化的硬掩膜层中具有暴露出所述第一绝缘层部分表面的第一开口;在所述第一开口中填充满金属材料层,形成电感器;去除所述图形化的硬掩膜层。
4.如权利要求1所述的半导体器件的形成方法,其特征在于,还包括:在所述第二绝缘层上形成层间介质层;在所述层间介质层中以及第二绝缘层中形成第一金属布线层,所述第一金属布线层将所述电感器的第一端与所述第二源漏区电连接;在所述层间介质层中形成第二金属布线层,所述第二金属布线层与所述第一源漏区电连接;所述去除所述半导体衬底之前,还包括:在所述层间介质层表面上形成顶层氧化硅层;在所述顶层氧化硅层表面键合一载板;键合所述载板后,翻转所述半导体衬底,然后去除所述半导体衬底。
5.如权利要求4所述的半导体器件的形成方法,其特征在于,在去除所述半导体衬底后,还包括:沿所述第一绝缘层的背面方向依次刻蚀所述第一绝缘层、第二绝缘层和层间介质层,直至暴露出所述第二金属布线层的下表面,在所述第一绝缘层、第二绝缘层和层间介质层中形成暴露出所述第二金属布线层的底部表面的第三通孔;沿所述第一绝缘层的背面方向刻蚀所述第一绝缘层,直至暴露出所述电感器的第二端下表面,在所述第一绝缘层中形成暴露出所述电感器的第二端下表面的第四通孔;在所述第三通孔中填充金属形成第一通孔连接结构,在所述第四通孔中填充金属形成第二通孔连接结构。
6.如权利要求1所述的半导体器件的形成方法,其特征在于,所述去除所述半导体衬底以暴露出所述第一有源区和第二有源区的底部表面以及形成金属连接层的过程包括:去除全部的半导体衬底,以暴露所述第一绝缘层的背面以及所述第一有源区和第二有源区的底部表面;在所述暴露的第一绝缘层的背面表面形成连接所述第三源漏区和第四源漏区的金属连接层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于芯盟科技有限公司,未经芯盟科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211114075.3/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种存储芯片封装结构
- 下一篇:基于α-β轴的模型预测磁链控制方法及系统
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造