[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，所述半导体器件包括：第一绝缘层；位于第一绝缘层的正面表面上分立的第一垂直栅极、第二垂直栅极和电感器；覆盖第一绝缘层的正面表面的第二绝缘层；贯穿第二绝缘层、第一垂直栅极和第一绝缘层的第一有源区，以及贯穿第二绝缘层、第二垂直栅极和第一绝缘层的第二有源区；位于第一有源区顶部中的第一源漏区，位于第二有源区顶部中的第二源漏区；将电感器的第一端与第二源漏区电连接的第一金属布线层；位于第一有源区底部中的第三源漏区，位于第二有源区的底部中的第四源漏区；位于第一绝缘层的背面表面上的连接第三源漏区和第四源漏区的金属连接层。本申请实现不同晶体管与电感器的集成。

技术领域

本申请涉及半导体领域，尤其涉及一种半导体器件及其形成方法。

背景技术

互补式金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)晶体管是现代逻辑电路中的基本单元，其中包含相连接的一个PMOS晶体管与一个NMOS晶体管，而每一个PMOS晶体管(或NMOS晶体管)都包括：位于半导体衬底中的掺杂阱区上；位于半导体衬底表面的栅极结构；位于栅极结构两侧的半导体衬底中的中N型(或N型)源区以及漏区；位于源区与漏区之间沟道(Channel)。

现有形成CMOS的工艺一般包括：提供半导体衬底，所述半导体衬底包括N型阱区和P型阱区；在所述N型阱区上形成PMOS晶体管的栅极结构(栅极结构包括栅介质层和位于所述栅介质层上的栅电极)，在所述P型阱区上形成NMOS晶体管的栅极结构(栅极结构包括栅介质层和位于所述栅介质层上的栅电极)；在所述PMOS晶体管的栅极结构两侧的N型阱区内形成P型的源区和漏区；在所述NMOS晶体管的栅极结构两侧的P型阱区内形成N型的源区和漏区；在所述半导体衬底上形成底层介质层；在所述底层介质层中形成将PMOS晶体管的漏级和NMOS晶体管的漏极连接的金属连接结构。

但是现有的CMOS中PMOS晶体管和NMOS晶体管栅极和源漏区都是水平设置，占据了较大的半导体衬底面积，不利于器件集成度的提高，且不利于与其他器件的集成制作。

发明内容

本申请一些实施例提供了一种半导体器件的形成方法，包括：

提供半导体衬底；

在所述半导体衬底上形成第一绝缘层；

在所述第一绝缘层的正面上形成分立的第一垂直栅极、第二垂直栅极以及电感器，所述电感器包括分别位于首尾的第一端和第二端；

形成覆盖所述第一垂直栅极、第二垂直栅极、电感器和第一绝缘层的第二绝缘层；

刻蚀所述第二绝缘层、第一垂直栅极、第二垂直栅极和第一绝缘层，形成贯穿所述第二绝缘层、第一垂直栅极和第一绝缘层的第一通孔，以及形成贯穿所述第二绝缘层、第二垂直栅极和第一绝缘层的第二通孔；

在所述第一通孔的侧壁表面形成第一栅介质层，在所述第二通孔的侧壁表面形成第二栅介质层；

在所述第一通孔和第二通孔中填充满半导体材料分别形成第一有源区和第二有源区；

在所述第一有源区的顶部中形成第一源漏区，在所述第二有源区的顶部中形成第二源漏区，所述第一源漏区与所述第二源漏区中掺杂的杂质离子类型相反；

在所述第二绝缘层表面上以及第二绝缘层中形成将所述电感器的第一端与所述第二源漏区电连接的第一金属布线层；

去除所述半导体衬底以暴露出所述第一有源区和第二有源区的底部表面；

在所述第一有源区的底部中形成第三源漏区，在所述第二有源区的底部中形成第四源漏区，所述第三源漏区与所述第一源漏区中的掺杂的杂质离子类型相同，所述第四源漏区与所述第二源漏区中的掺杂的杂质离子类型相同；

在所述第一绝缘层的背面上形成连接所述第三源漏区和第四源漏区的金属连接层。