[发明专利]用于半导体装置封装中的接合垫的电场控制

说明书

本申请案的实施例涉及用于半导体装置封装中的接合垫的电场控制。在所描述实例中，一种设备包含：半导体裸片(图6BB，622)，其在装置侧表面上具有接合垫(608)，所述半导体裸片具有与所述接合垫(608)间隔一间隔距离(610)的接地平面(602)。所述接合垫具有用于接收球形接合的上表面及外边界，所述接合垫具有从所述上表面延伸到底面的垂直侧，所述底面形成于所述半导体裸片的所述装置侧表面之上。形成保护性外涂层PO(631)，其上覆于所述接地平面且上覆于所述接合垫的所述垂直侧，且上覆于所述接合垫的所述上表面的部分，且具有暴露所述接合垫的所述上表面的剩余部分的开口，所述保护性外涂层具有小于3.8的介电常数。

技术领域

本发明大体上涉及封装电子装置，且更特定来说，涉及线接合的装置封装中的裸片。

背景技术

用于制造经封装电子装置的工艺包含将电子装置安装到封装衬底及用模制化合物覆盖电子装置以形成经封装装置。半导体裸片在半导体晶片上呈行及列制造成由切割线分离的装置阵列。在晶片制造设施中完成半导体裸片之后，半导体裸片通过切穿晶片来分离。接着，在封装操作中封装半导体裸片。

在装置与半导体晶片分离之后，使用裸片粘接材料将半导体裸片安装到封装衬底。在一种方法中，线接合用于将半导体裸片耦合到封装衬底。线接合器工具在半导体裸片上的接合垫与封装衬底上的引线的导电部分之间形成接合线。为了增加制造且降低成本，可将多个装置安装到包含呈行及列的单元装置阵列的封装衬底面板。一旦线接合工艺完成，则可用模制化合物覆盖装置及封装衬底面板以形成经封装装置。接着，可通过将单元装置之间的经模制装置封装锯开来分离经封装装置。可形成带引线封装，例如小外形晶体管(SOT)及小外形集成电路(SOIC)封装。可形成无引线封装，例如四方扁平无引线(QFN)。QFN封装被越来越多使用，因为安装QFN封装，所以系统板需要更少板面积。

在从半导体晶片移除半导体裸片之前，执行晶片探针测试以验证半导体裸片在正常工作。为了执行晶片探针测试，探针台使细针与半导体裸片上的接合垫接触。探针台向半导体裸片施加电压及信号，且接收返回测量及信号，且可在半导体裸片上运行包含应力测试的各种测试。未通过测试的半导体裸片经标记使得当晶片被切开时，可移除坏装置用于分析或报废，仅进一步处理已知良好裸片(KGD)。

针对能够载送数百或更大伏特的高电压的高功率半导体裸片(例如功率场效晶体管(功率FET))，在晶片探针测试期间，将向接合垫施加高电压。在一些情况中，在接合垫或探测针与邻近接地迹线之间可发生电弧。当点之间的电场超过空气介电击穿时，发生电弧。电弧事件会损坏装置且导致装置报废，从而因良率降低而增加成本。需要稳健且可靠半导体装置。

发明内容

在所描述实例中，一种设备包含：半导体裸片，其在装置侧表面上具有接合垫，所述半导体裸片具有与所述接合垫间隔一间隔距离的接地平面。所述接合垫具有用于接收球形接合的上表面及外边界，所述接合垫具有从所述上表面延伸到底面的垂直侧，所述底面形成于所述半导体裸片的所述装置侧表面之上。形成保护性外涂层(PO)，其上覆于所述接地平面且上覆于所述接合垫的所述垂直侧，且上覆于所述接合垫的所述上表面的部分，且具有暴露所述接合垫的所述上表面的剩余部分的开口，所述保护性外涂层具有小于3.8的介电常数。

附图说明

图1说明带引线半导体装置封装的投影图。

图2说明类似于图1的带引线封装的带引线封装的横截面。

图3说明图2的带引线半导体装置封装的平面图。

图4A到4B分别说明具有形成于半导体晶片上的接合垫的半导体裸片的投影图及特写图。

图5A到5C说明用于晶片探针测试中的步骤的一系列投影图，且在图5D中，以投影图展示在半导体装置上由于电弧事件的损坏。

图6A到6AA、6B到6BB、6C到6CC及6D到6DD说明使用各种布置形成的接合垫的平面图及相应横截面图。