[发明专利]施密特触发器、芯片及电子设备

权利要求书

1.一种施密特触发器，其特征在于，包括：选通控制电路、电阻R1、电阻R2和电阻R3、电压比较电路和电压反相电路；其中，所述电阻R1一端连接电源，所述电阻R1的另一端连接所述电阻R2的一端，所述电阻R2的另一端连接所述电阻R3的一端，所述电阻R3的另一端接地；所述电阻R1和所述电阻R2之间输出正向阈值电压，所述电阻R2和所述电阻R3之间输出负向阈值电压；

所述选通控制电路，用于接收所述正向阈值电压和所述负向阈值电压，并基于所述电压反相电路提供的第一控制电压和第二控制电压，向所述电压比较电路提供所述正向阈值电压或者所述负向阈值电压；

所述电压比较电路，用于基于所述正向阈值电压或所述负向阈值电压，对输入信号进行整形处理，得到输出信号；

所述电压反相电路，用于对所述输出信号进行反相处理，得到矩阵脉冲信号。

2.根据权利要求1所述的施密特触发器，其特征在于，所述选通控制电路包括：PMOS管M25、NMOS管M26、PMOS管M27和NNOS管M28；

所述PMOS管M25的栅极接收所述第一控制电压，所述PMOS管M25的漏极连接所述NMOS管M26的源极，所述PMOS管M25的源极连接所述NMOS管M26的漏极，所述PMOS管M25的源极和所述NMOS管M26的漏极接收所述正向阈值电压；

所述NMOS管M28的栅极接收所述第一控制电压，所述NMOS管M28的源极连接所述PMOS管M27的漏极，所述NNOS管M28的漏极连接所述PMOS管M27的源极，所述PMOS管M27的源极和所述NMOS管M28的漏极接收所述负向阈值电压；

所述PMOS管M27的栅极连接所述NMOS管M26的栅极，所述PMOS管M27的栅极和所述NMOS管M26的栅极之间接收所述第二控制电压；

在所述PMOS管M25的漏极和所述NMOS管M26的源极之间输出所述正向阈值电压，或者，在所述PMOS管M27的漏极和所述NNOS管M28的源极之间输出所述负向阈值电压。

3.根据权利要求1所述的施密特触发器，其特征在于，所述电压比较电路包括：PMOS管M6、PMOS管M4、PMOS管M3、PMOS管M5、NMOS管M2、NMOS管M1、NMOS管M8、NMOS管M9和NMOS管M7；

所述PMOS管M6的源极连接电源，所述PMOS管M6的栅极连接所述PMOS管M4的栅极，所述PMOS管M6的漏极分别连接所述NMOS管M8的漏极和栅极，所述NMOS管M8的源极接地；

所述PMOS管M4的源极连接电源，所述PMOS管M4的漏极分别连接所述PMOS管M4的栅极和所述NMOS管M2的漏极，NMOS管M2的源极连接所述NMOS管M9的漏极，所述NMOS管M9的源极接地，所述NMOS管M9的栅极接收第一预置偏置电压；

所述PMOS管M3的源极连接电源，所述PMOS管M3的栅极连接所述PMOS管M5的栅极，所述PMOS管M3的漏极分别连接所述NMOS管M1的漏极和所述PMOS管M3的栅极，所述NMOS管M1的源极连接所述NMOS管M9的漏极，所述NMOS管M1的栅极接收所述正向阈值电压或所述负向阈值电压；

所述PMOS管M5的源极连接电源，所述PMOS管M5的漏极连接所述NMOS管M7的漏极，所述NMOS管M7的栅极连接所述NMOS管M8的栅极，所述NMOS管M7的源极接地；

所述PMOS管M5的漏极和所述NMOS管M7的漏极之间输出所述输出信号。

4.根据权利要求1所述的施密特触发器，其特征在于，所述电压反相电路包括：反相器IN1、反相器IN2和反相器IN3；

反相器IN1、反相器IN2和反相器IN3的机构相同；

所述反相器IN1、反相器IN2和反相器IN3依次串联；

所述反相器IN1接收所述输出信号、输出第一控制电压；

所述反相器IN2接收所述第一控制电压，输出所述第二控制电压；

所述反相器IN3接收所述第二控制电压，输出所述矩阵脉冲信号。