[发明专利]基于多优先级的cache查询系统有效
申请号: | 202211154582.X | 申请日: | 2022-09-22 |
公开(公告)号: | CN115242729B | 公开(公告)日: | 2022-11-25 |
发明(设计)人: | 不公告发明人 | 申请(专利权)人: | 沐曦集成电路(上海)有限公司 |
主分类号: | H04L47/6275 | 分类号: | H04L47/6275;G06F16/2455;G06F12/0877 |
代理公司: | 北京锺维联合知识产权代理有限公司 11579 | 代理人: | 丁慧玲 |
地址: | 201306 上海市浦东新区中国(上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 优先级 cache 查询 系统 | ||
1.一种基于多优先级的cache查询系统,其特征在于,
包括第一缓冲模块和N个cache接收端,其中,
所述第一缓冲模块一端与M个发送端相连接,另一端与N个cache接收端{C1,C2,…CN}相连接,Ci表示第i个cache接收端,i的取值范围为1到N,所述第一缓冲模块用于缓存所述M个发送端发送的请求信息,并向所述N个cache接收端分发请求信息,所述M个发送端对应P个优先级{W1,W2,…WP},W1,W2,…WP的优先级级别依次降低,p为优先级级数,p的取值范围为1到P,P≤N,每一优先级对应至少一个发送端,{W1,W2,…WP}分为Q个优先级组{WR1,WR2,…WRQ},Q ≤P ,WRq-1中的最低优先级高于WRq中的最高优先级,q的取值范围为1到Q;
每一Ci对应一个地址请求范围Zi,不同Ci对应的Zi不重叠,Zi对应的cache包括Q个独立的cache区域{CXi1,CXi2,…CXiQ},CXi1,CXi2,…CXiQ在物理上相互隔离,且对应的cache区域大小依次降低,CXiq对应的地址请求范围均为Zi,当所述第一缓冲模块为待发送的缓存请求信息确定对应的Ci时,基于缓存请求信息对应的发送端优先级所属的WRq确定对应的CXiq,将待发送的缓存请求信息发送至对应的CXiq中进行处理。
2.根据权利要求1所述的系统,其特征在于,
若p≤px,且Wp对应的发送端与其他优先级对应的发送端共享一个cache接收端时,cache命中率较独享一个cache接收端的cache命中率的差值大于预设的命中率差值阈值时,则将Wp单独划分为一个优先级组中,其中,px预设的优先级标识阈值,px P。
3.根据权利要求1所述的系统,其特征在于,
若P小于预设的阈值,则Q=P,每个优先级组中对应一个优先级。
4.根据权利要求1所述的系统,其特征在于,
WR1中仅包括W1,W1对应的发送端在每一cache接收端中独享一个cache区域。
5.根据权利要求4所述的系统,其特征在于,
Q=2,WR2中包括{ W2,W3,…WP},W2,W3,…WP对应的发送端在每一cache接收端中共享一个cache区域。
6.根据权利要求1所述的系统,其特征在于,
所述系统还包括第二缓冲模块,所述第二缓冲模块一端与N个cache接收端连接,另一端与memory连接,所述第二缓冲模块用于缓存N个cache接收端发送的请求信息,并向所述memory分发。
7.根据权利要求6所述的系统,其特征在于,
所述第二缓冲模块包括Q个缓冲FIFO{F1,F2,…FQ},Fq用于接收所有CXiq输出的请求信息。
8.根据权利要求7所述的系统,其特征在于,
F1,F2,…FQ向所述memory发送请求信息优先级从高到低,所述第二缓冲模块将{F1,F2,…FQ}中存储有请求信息且优先级最高的Fq中的请求信息发送给所述memory。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于沐曦集成电路(上海)有限公司,未经沐曦集成电路(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211154582.X/1.html,转载请声明来源钻瓜专利网。