[发明专利]一种基于FPGA验证开发板的ADC校准系统

说明书

本发明涉及开发板设计技术领域，具体涉及一种基于FPGA验证开发板的ADC校准系统，包括上位机、ADC采样板和FPGA验证开发板；ADC采样板将待校准信号转化为待校准数字信号输入FPGA验证开发板，上位机发送控制指令将校准算法烧录进FPGA验证开发板，FPGA验证开发板通过烧录的校准算法对待校准数字信号进行AI校准；所述FPGA验证开发板包括FPGA芯片、供电模块、DDR3存储模块、FLASH存储模块、FMC1接口、FMC2接口、JTAG下载口、USB模块、网口模块、GPIO接口、SAM时钟输入端口、指示灯、开关模块和电源接口模块；本发明对ADC信号进行校准处理，具有校准精度高、高灵活性等特点。

技术领域

本发明涉及开发板设计技术领域，具体涉及一种基于FPGA验证开发板的ADC 校准系统。

背景技术

随着集成电路制造工艺的进步和设计能力的提升，具有高速、高密度可编程逻辑资源的FPGA(Field Programmable Gate Array)得到了快速发展，单个芯片的集成度越来越高。FPGA结合了专用集成电路(Application Specific Integrated Circuit,ASIC)和通用处理器CPU的优势，可利用其大容量的逻辑资源和片内高速处理能力，通过算法软件化将程序移植到FPGA平台实现特定功能电路。现被广泛应用于医疗、教育、军事、通信、航空航天和专用集成电路原型设计等各个领域。

目前，主流的FPGA公司有Xilinx、Intel(Altera)等知名厂商，Spartan-6 LX45TFPGA验证板，虽然内部逻辑单元满足数据计算需求，但对模数转换器 (Analog-to-DigitalConvertor,ADC)芯片进行算法校准处理时，接口种类较少，较难满足AI校准的其它功能需求。另外，LX45T FPGA的信号链路布线精度较低，影响高速信号数据的交互。市面上FPGA产品面向的是开发应用的市场，虽然功能模块多，但是专用性不足。受限于市面上各类FPGA价格、性能、功能等多方面的限制，需要一款专用于ADC AI校准的FPGA硬件平台。

现有的工艺水平下，由于受到电容失配、系统失调及噪声等因素的影响，高精度ADC必须依靠校准技术调高精度。校准技术一般分为两种：模拟校准技术与数字校准技术，模拟校准技术成本高，封装时易受到机械应力的影响。数字校准技术通过把电路中失配误差等影响转移到数字领域进行描述，在数字领域对输出代码进行调整，如今数字校准技术是主流。全连接神经网络的数字校准算法可以对ADC的多个误差进行校准，如电容失配、偏移、增益等多个非理想因素。传统的数字校准可以有效校准和跟踪ADC的误差，但不同结构的ADC，其校准也需要不同的算法结构，这样ADC的研发周期与复杂度大大增加。

发明内容

针对上述问题，需要设计一款低成本、多功能以及性能优异的FPGA人工智能验证板，并搭载神经网络算法对ADC信号进行AI校准。在硬件层面上，不同于市面上的开发板，该验证板设计的各类模块服务于ADC校准系统，为神经网络提供大量的硬件资源，专用性强。在软件层面上，相比于传统的数字校准，神经网络校准不需要增加或修改额外的采样电容等补偿结构。将神经网络算法代码固化在验证板的FLASH存储模块4中，通过FMC1接口5与ADC采样板对接，形成数据传输链路，最终实现ADC各项动态指标和静态指标的提升。同时，通过修改神经网络的结构参数(如权重数据Weight_L、偏置数据Bias_L、数据矩阵缩放尺度Scale_L)，可以对多种ADC进行AI校准，具有灵活性，且可移植性强。

本发明提供了一种基于FPGA验证开发板的ADC校准系统，包括上位机、 ADC采样板和FPGA验证开发板；ADC采样板将待校准信号转化为待校准数字信号输入FPGA验证开发板，上位机发送控制指令将校准算法烧录进FPGA验证开发板，FPGA验证开发板通过烧录的校准算法对待校准数字信号进行AI校准；