[发明专利]CIS的深沟槽隔离结构及其制造方法

权利要求书

1.一种CIS的深沟槽隔离结构，其特征在于：第一半导体衬底上包括像素区和外围区；所述外围区环绕在所述像素区的周侧；

深沟槽隔离结构形成于所述像素区中，各所述深沟槽隔离结构之间的区域为一个像素单元的形成区域；所述深沟槽隔离结构包括：

通过对所述第一半导体衬底的第一表面进行等离子体刻蚀形成于所述第一半导体衬底中的深沟槽，所述深沟槽的顶部表面和所述第一半导体衬底的第一表面相平，所述深沟槽的内侧表面具有由所述等离子体刻蚀产生界面缺陷；各所述深沟槽相连通；

形成于所述深沟槽内侧表面的第一半导体外延层；

形成于所述深沟槽中的所述第一半导体外延层表面的第二介质层；

将所述深沟槽完全填充的第三导电材料层，各所述第三导电材料层的顶部表面和所述第三导电材料层的顶部表面相平；

在最靠近所述外围区的所述深沟槽的部分区域中还形成有第四导电材料层，所述第四导电材料层形成于所述第三导电材料层的顶部表面上并延伸到所述深沟槽外部的所述第一半导体衬底的第一表面上；所述第四导电材料层和所述深沟槽外的所述第一半导体衬底的第一表面之间间隔有第五介质层；

所述第四导电材料层和外部电极连接；

所述外部电极连接到外部控制模块，所述外部控制模块提供外部电压到各所述第三导电材料层上以对所述深沟槽的内侧表面的界面态进行调控，以消除所述界面缺陷对所述界面态的不利影响。

2.如权利要求1所述的CIS的深沟槽隔离结构，其特征在于：所述第一半导体衬底包括硅衬底；

所述第一半导体外延层包括硅外延层。

3.如权利要求2所述的CIS的深沟槽隔离结构，其特征在于：所述第二介质层的材料包括高介电常数层。

4.如权利要求1所述的CIS的深沟槽隔离结构，其特征在于：所述第四导电材料层由所述第三导电材料层延伸而成，所述第五介质层由延伸到所述深沟槽外的所述第一半导体外延层和所述第二介质层的叠加而成。

5.如权利要求1所述的CIS的深沟槽隔离结构，其特征在于：CIS为背照式CIS，所述第一半导体衬底的第一表面为背面，所述第一半导体衬底的第二表面为正面。

6.如权利要求5所述的CIS的深沟槽隔离结构，其特征在于：所述CIS为堆栈式CIS；

所述第一半导体衬底的第二表面和第二半导体衬底的正面键合；

所述第二半导体衬底上形成有逻辑电路；

硅通孔从所述第一半导体衬底的背面穿过所述第一半导体衬底的正面并进入到所述第二半导体衬底中，所述第一半导体衬底的正面金属层、所述第二半导体衬底的正面金属层通过所述硅通孔连接；

在所述第一半导体衬底的背面还形成有背面介质层和背栅网格层，所述背栅网格层由背面金属图形化形成，所述硅通孔和顶部对应的所述背栅网格层的金属连接，所述第四导电材料层和顶部对应的所述背栅网格层的金属连接；

所述第四导电材料层的形成区域外的各所述深沟槽中的所述第三导电材料层和所述背栅网格层的金属之间间隔有所述背面介质层。

7.如权利要求1所述的CIS的深沟槽隔离结构，其特征在于：所述深沟槽的深宽比为1～50。