[发明专利]集成电路装置以及制造集成电路装置的方法在审
申请号: | 202211200500.0 | 申请日: | 2022-09-29 |
公开(公告)号: | CN115843185A | 公开(公告)日: | 2023-03-24 |
发明(设计)人: | 许诺;张元豪;吕勃陞;吴志强 | 申请(专利权)人: | 台湾积体电路制造股份有限公司 |
主分类号: | H10B61/00 | 分类号: | H10B61/00;H10N59/00;H10N50/10;H10N50/01;H10N50/80 |
代理公司: | 隆天知识产权代理有限公司 72003 | 代理人: | 黄艳 |
地址: | 中国台*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 集成电路 装置 以及 制造 方法 | ||
1.一种集成电路装置,包括:
一半导体基板;
一金属互连,在该半导体基板的上方;
一磁阻随机存取存储器单元区块,形成在该金属互连内;以及
一磁遮蔽结构,用于该磁阻随机存取存储器单元区块;
其中该磁遮蔽结构在该金属互连内。
2.如权利要求1所述的集成电路装置,其中:
该金属互连包括多个金属化层以及多个导孔层,所述金属化层以及所述导孔层具有多条导线以及多个导孔,所述导孔包括一磁遮蔽材料;以及
所述导线以及所述导孔形成该磁遮蔽结构。
3.如权利要求2所述的集成电路装置,其中所述导线包括一第二金属,该第二金属较该磁遮蔽材料具有更好的导电性。
4.如权利要求2所述的集成电路装置,更包括:
一第二半导体基板;以及
一第二金属互连,在该第二半导体基板的上方;
该第二金属互连的多条导线具有一组成,该第二金属互连的所述导线的该组成提供较该金属互连中的所述导线的一组成更好的导电性。
5.如权利要求1所述的集成电路装置,其中该磁遮蔽结构包括多个导孔,所述导孔在该金属互连内不具有电功能。
6.一种集成电路装置,包括:
一半导体基板;
一金属互连;以及
一磁阻随机存取存储器单元区块;
其中该金属互连包括一第一层组、一第二层组、一第三层组,该第一层组包括一个或多个金属化层,该第二层组包括一个或多个金属化层或导孔层,该第三层组包括一个或多个金属化层;
该第三层组在该第二层组的上方;
该第二层组在该第一层组的上方;
该第一层组在该半导体基板的上方;
该磁阻随机存取存储器单元区块在该第二层组内;
该第二层组包括一磁遮蔽材料;以及
该第二层组在该磁阻随机存取存储器单元区块的周围形成一磁遮蔽结构。
7.如权利要求6所述的集成电路装置,其中该第一层组的多条导线具有一组成,该第一层组的所述导线的该组成提供较该第二层组的多条导线的一组成更好的导电性。
8.如权利要求6所述的集成电路装置,其中该磁遮蔽结构包括多条导线或多个导孔,所述导线或所述导孔是浮动的、接地的、或者将多个电功能结构接地悬空而不将所述电功能结构连接到其他电功能结构。
9.如权利要求6所述的集成电路装置,其中:
该金属互连包括多个金属化层,其中一磁遮蔽材料在一第二材料的周围形成一衬层,该第二材料较该磁遮蔽材料具有更好的导电性;以及
该磁遮蔽材料提供该磁遮蔽结构。
10.一种制造集成电路装置的方法,包括:
形成一第一层组,该第一层组包括位于一半导体基板的上方的一个或多个金属化层;
形成一磁阻随机存取存储器单元区块;
形成一第二层组,该第二层组包括在该磁阻随机存取存储器单元区块的周围的一个或多个金属化层或导孔层;以及
形成一第三层组,该第三层组包括位于该磁阻随机存取存储器单元区块的上方的一个或多个金属化层;
其中该第一层组、该第二层组、该第三层组在该磁阻随机存取存储器单元区块的周围形成一磁遮蔽结构。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211200500.0/1.html,转载请声明来源钻瓜专利网。