[发明专利]集成电路装置以及制造集成电路装置的方法

说明书

本公开涉及集成电路装置以及制造集成电路装置的方法。将磁阻随机存取存储器单元区块以及用于磁阻随机存取存储器单元区块的磁遮蔽结构整合到集成电路装置的金属互连内。磁遮蔽结构可由具有包括磁遮蔽材料的导线以及导孔的金属化层以及导孔层提供。磁遮蔽材料可形成导线以及导孔、在导线的周围形成衬层、或可为导线的一层。导线以及导孔亦可包括较磁遮蔽材料更导电的金属。金属互连可包括在磁遮蔽结构的上方或下方的缺少磁遮蔽材料且更导电的层。具有磁遮蔽结构的磁阻随机存取存储器单元区块可选地作为独立存储器装置提供或被整合至包括具有传统金属互连的第二基板的三维集成电路装置中。

技术领域

本公开的一些实施例是关于一种半导体结构，特别是关于磁阻随机存取存储器(Magnetoresistive Random Access Memory，MRAM)的一种半导体结构。

背景技术

在用于电子应用的集成电路中利用半导体存储器，电子应用诸如为收音机、电视、手机以及个人计算装置。一种类型的半导体存储器为磁阻随机存取存储器。磁阻随机存取存储器单元可包括磁穿隧接面(Magnetic Tunnel Junction，MTJ)，其包括一固定层(pinned layer)、一自由层以及在固定层与自由层之间的一穿隧能障层。自由层的磁矩可相对于固定层的磁矩变化，以在高电阻状态与低电阻状态之间切换磁穿隧接面。可检测电阻状态并将其用于表示逻辑零或逻辑一。磁阻随机存取存储器是非易失性的、具有低功率要求、具有快切换速度、具有长留存时间(retention time)。

发明内容

本公开的一些实施例提供一种集成电路装置。集成电路装置包括一半导体基板、一金属互连、一磁阻随机存取存储器单元区块、一磁遮蔽结构。金属互连在半导体基板的上方。磁阻随机存取存储器单元区块形成在金属互连内。磁遮蔽结构用于磁阻随机存取存储器单元区块。磁遮蔽结构在金属互连内。

本公开的一些实施例提供一种集成电路装置。集成电路装置包括一半导体基板、一金属互连、一磁阻随机存取存储器单元区块。金属互连包括一第一层组、一第二层组、一第三层组，第一层组包括一个或多个金属化层，第二层组包括一个或多个金属化层或导孔层，第三层组包括一个或多个金属化层。第三层组在第二层组的上方。第二层组在第一层组的上方。第一层组在半导体基板的上方。磁阻随机存取存储器单元区块在第二层组内。第二层组包括一磁遮蔽材料。第二层组在磁阻随机存取存储器单元区块的周围形成一磁遮蔽结构。

本公开的一些实施例提供一种制造集成电路装置的方法。方法包括形成一第一层组，第一层组包括位于一半导体基板的上方的一个或多个金属化层，并形成一磁阻随机存取存储器单元区块。方法亦包括形成一第二层组，第二层组包括在磁阻随机存取存储器单元区块的周围的一个或多个金属化层或导孔层。方法更包括形成一第三层组，第三层组包括位于磁阻随机存取存储器单元区块的上方的一个或多个金属化层。第一层组、第二层组、第三层组在磁阻随机存取存储器单元区块的周围形成一磁遮蔽结构。

附图说明

当阅读所附图式时，从以下的详细描述能最佳地理解本公开。应注意的是，根据业界的标准作法，各种特征并未按照较例绘制，且仅用于绘示的目的。事实上，可任意的放大或缩小各特征的尺寸，以做清楚的说明。

图1绘示根据本公开的一些方面的一集成电路装置的剖面侧视图。

图2A绘示图1的集成电路装置的一磁阻随机存取存储器单元区块以及一磁遮蔽结构。

图2B绘示图1的集成电路装置对应于图2A的线B-B’的另一个剖面。

图2C绘示根据本公开的一些方面的一磁遮蔽结构的一剖视俯视图，且剖视处对应于图2A的线C-C’。

图2D绘示根据本公开的一些方面的一磁遮蔽结构的剖视俯视图，且剖视处对应于图2A的线D-D’。

图2E绘示根据本公开的一些方面的一磁遮蔽结构的剖视俯视图，且剖视处对应于图2A的线E-E’。