[发明专利]氧化物半导体半浮栅晶体管存储器及其编程擦除和读取方法

权利要求书

1.一种氧化物半导体半浮栅晶体管存储器，其特征在于，该存储器单元包含一个p型浮栅晶体管（p-FGT）和一个嵌入到所述p-FGT栅介质中的n型氧化物半导体薄膜晶体管（n-OSTFT）；所述p-FGT包含栅极、第一层栅介质、浮栅、第二层栅介质、源漏电极、沟道；所述n-OSTFT的沟道位于所述p-FGT的第一层栅介质与二层栅介质之间，同时连接p-FGT的浮栅与漏极，并且，所述n-OSTFT共用所述p-FGT的栅极和部分栅介质。

2.根据权利要求1所述的存储器，其特征在于，采用顶栅结构、底栅结构或环栅结构；其中：

所述顶栅结构，自下而上依次为沟道衬底、源极与漏极、第一层栅介质、浮栅与氧化物半导体、第二层栅介质、栅极，其中氧化物半导体与浮栅和漏极分别相连；

所述底栅结构，自下而上依次为衬底、栅极、第一层栅介质、浮栅与氧化物半导体、第二层栅介质、源极与漏极、沟道，其中氧化物半导体与浮栅和漏极分别相连；

所述环栅结构，自外向内依次为栅极、第一层栅介质、浮栅与氧化物半导体、第二层栅介质、沟道与源漏电极，其中，氧化物半导体与浮栅相连，同时一端与漏极或沟道相连；任何其他合适的器件结构。

3.根据权利要求2所述的存储器，其特征在于，所述p-FGT沟道采用元素半导体、合金半导体、化合物半导体、二维半导体、氧化物半导体或有机半导体，或其中几种的组合；其中：

所述元素半导体选自单晶、多晶或非晶结构的Si或Ge；

所述合金半导体，选自SiGe、AlGaAs、AlInAs、GaAsP、GaInP、GaInAs和GaInAsP；

所述化合物半导体，选自SiC、GaN、GaAs、GaP、InP、InAs和InTe；

所述二维半导体，选自二维硫化钼、二维硫化钨、二维硒化钨、二维黑磷。

4.根据权利要求3所述的存储器，其特征在于，所述源极、漏极与栅极采用下述金属之一种Mg、Al、Sc、Ti、V、Cr、Mn、Ni、Cu、Zn、Ga、Zr、Nb、Mo、Pd、Ag、Cd、In、Sn、La、Hf、Ta、W、Ir、Pt、Au、Bi、Co、Ru；或这些金属中两元或多元的合金，或这些金属单元或多元的氧化物或氮化物。

5.根据权利要求4所述的存储器，其特征在于，所述栅介质采用SiO₂、Si₃N₄、Al₂O₃、HfO₂、ZrO₂、Ta₂O₅、Y₂O₃中的一种或几种的叠层；或者由Si、Al、Hf、Zr、Ba、Ti、Ta、Y元素中的两种或多种所组成的两元或多元氧化物或氮化物。

6.根据权利要求1所述的存储器，其特征在于，所述p-FGT的浮栅采用连续的薄膜结构或分散的纳米结构；所述浮栅采用元素半导体、合金半导体、化合物半导体、二维半导体、氧化物半导体或有机半导体，或其中几种的组合；其中：

所述元素半导体选自单晶、多晶或非晶结构的Si或Ge；

所述合金半导体，选自SiGe、AlGaAs、AlInAs、GaAsP、GaInP、GaInAs和GaInAsP；

所述化合物半导体，选自SiC、GaN、GaAs、GaP、InP、InAs和InTe；

所述二维半导体，选自二维硫化钼、二维硫化钨、二维硒化钨、二维黑磷；

采用下述金属之一种Mg、Al、Sc、Ti、V、Cr、Mn、Ni、Cu、Zn、Ga、Zr、Nb、Mo、Pd、Ag、Cd、In、Sn、La、Hf、Ta、W、Ir、Pt、Au、Bi、Co、Ru；或这些金属中两元或多元的合金，或这些金属单元或多元的氧化物或氮化物。