[发明专利]一种通用高速大容量缓存电路

权利要求书

1.一种通用高速大容量缓存电路，其特征在于，使用FPGA或CPLD对DDR存储芯片进行驱动控制，使DDR存储芯片的读写时钟速度和传输带宽直接由处理器与DDR硬件的速度决定；使用FPGA或CPLD对DDR存储芯片进行控制，增加存储芯片数量及IO数量对容量进行扩展，获得设定的容量；在电气接口上，使用并行接口，采用同步时钟控制进行数据读写；在物理接口上，使用插拔式金手指接口。

2.如权利要求1所述的一种通用高速大容量缓存电路，其特征在于，包括：电源电路、DDR电路、驱动电路、电路接口；

电源电路给驱动电路、DDR电路供电；

DDR电路由至少1个DDR存储芯片组成，用来存储数据；

驱动电路由模式切换开关、CPLD及配置电路组成，用于驱动外部数据接口与DDR存储芯片，完成数据的读写，模式切换开关用来调整外部接口数据总线位宽；

缓存电路使用并行接口，将DDR存储芯片的驱动时序固化在缓存电路的CPLD中，CPLD将接收到的高速数据实时存入到DDR存储芯片中，直接对缓存电路接口进行控制，同时通过片选功能控制输出高阻态，在共用总线的情况下挂载多块缓存电路，实现缓存扩展；

所述电气端口定义如表1所示：

表1电气端口定义表

所述CMD_in及CMD_out的地址信息格式表2所示：

表2地址信息格式

VD端口与外部数据、控制信号的电平匹配；W/R端口为1时读0时写；CS端口为0时有效；clk端口上升时进行读写；D[15:0]为数据端口。

3.如权利要求2所述的一种通用高速大容量缓存电路，其特征在于，所述电源电路由电源管理器芯片及其常规外围电路组成，产生3.3V、1.8V、1.8V三个输出电压分别给CPLD芯片、DDR存储芯片、CPLD的BANK供电。

4.如权利要求3所述的一种通用高速大容量缓存电路，其特征在于，所述3.3V电源管理器芯片的型号为LP3964EMP-3.3/NOPB，所述1.8V电源管理器芯片的型号为LP3964EMP-1.8/NOPB。

5.如权利要求2所述的一种通用高速大容量缓存电路，其特征在于，所述DDR电路由DDR存储器芯片及其常规外围电路组成，DDR存储器芯片的参考电压通过电阻分压获取，DDR存储器芯片的每个电源脚就近接有退耦及贮能电容。

6.如权利要求5所述的一种通用高速大容量缓存电路，其特征在于，所述DDR存储器芯片为DDR2存储器芯片，所述DDR2存储器芯片的型号为MT47H128M16。

7.如权利要求2所述的一种通用高速大容量缓存电路，其特征在于，所述CPLD处理器的工作主频为200MHz以上，拥有2个可独立供电的IO Bank，其中一个Bank与DDR电路共电压，实现CPLD与内存芯片的电平匹配，另一个Bank的电压由外部接口引入，实现与外部电平的通用匹配，模式切换开关有0、1两个状态，通过高低电平调整总线的有效宽度为8位或16位，相应地调整外部驱动IO的占用数量；程序下载接口(P1)用于程序下载；有源晶振(G1)根据实际情况调整频率。

8.如权利要求7所述的一种通用高速大容量缓存电路，其特征在于，所述CPLD的型号为XC2C128-7TQ144I，所述有源晶振的调整频率为100MHz。

9.如权利要求2所述的一种通用高速大容量缓存电路，其特征在于，采用模数转换器与FPGA组成的数据采集器，所述数据采集器通过5V供电电源、3.3V IO电源、clk数据读写同步时钟、读写使能位、数据总线、模式切换开关及片选对缓存电路进行数据采集。

10.如权利要求9所述的一种通用高速大容量缓存电路，其特征在于，所述模数转换器12位模数转换器AD9231，所述FPGA的采样速率为40MSPS。

11.如权利要求8所述的一种通用高速大容量缓存电路的数据存储和读取方法，其特征在于，包括如下运作流程：

(1)VC输入5V，VD输入与外部处理器IO电平一致的电压，范围为1.5V-3.3V；

(2)通过XC2C128内部软件完成MT47H128M16存储芯片的初始化；

(3)CS输入0使能激活缓存电路；

(4)通过指令定义起始地址，地址指令总数据位宽32位，0-13为行地址，14-23为列地址，24-26为块地址，27-31预留为空，写入和读出的地址信息格式一致，通过CMD_clk上升沿进行地址指令的读写，CMD_in输入的是进行数据存储和读取时地址的初始位置，CMD_out输出的是数据存储和读取时地址的实时位置；W/R读写值改变后，需根据实际情况更新地址，如不更新，地址的初始值为最后更新的值，若从未更新，则默认为0；

(5)W/R输入1时，进行写操作，通过clk上升沿写入待储存的数据，如模式开关为1，缓存电路取D[15:0]堆栈式存入存储芯片，如模式开关为0，缓存电路取D[7:0]，累积满16位后堆栈式存入存储芯片；

(6)W/R输入0时，进行读操作，通过clk上升沿读取已储存的数据，如模式开关为1，数据通过D[15:0]输出，如模式开关为0，数据通过D[7:0]输出。