[发明专利]反相器及其制备方法

说明书

本申请涉及一种反相器及其制备方法，所述结构包括：衬底；第一掺杂结构，包括依次层叠在所述衬底的第一表面上的第一漏极、第一沟道和第一源极；第二掺杂结构，包括依次层叠在所述衬底的第一表面上的第二漏极、第二沟道和第二源极；栅极结构，设置在所述衬底的第一表面上，且位于所述第一掺杂结构和所述第二掺杂结构之间；其中，所述第二漏极与所述第一漏极掺杂类型相反，所述第二沟道与所述第一沟道掺杂类型相反，所述第二源极与所述第一源极掺杂类型相反。采用本结构可以节省晶圆面积，提高器件空间利用率。

技术领域

本申请涉及半导体晶圆制备技术领域，特别是涉及一种反相器及其制备方法。

背景技术

互补式金属氧化物半导体（Complementary Metal Oxide Semiconductor，简称CMOS）反相器是由一个N型金属氧化物半导体（Negative channel-Metal-Oxide-Semiconductor，简称NMOS）管和一个P型金属氧化物半导体（Positive channel-Metal-Oxide-Semiconductor，简称PMOS）管以推挽形式工作，构成互补的金属氧化物半导体器件。CMOS反相器是电路中经常使用的一种器件，CMOS反相器接收一输入信号且输出与输入信号逻辑反转的一输出信号。

当前的CMOS反相器一般为平面型结构，即MOS管的栅极、漏极和源极沿平行于晶圆表面的方向设置。然而，这种平面型CMOS反相器往往会浪费晶圆面积。

发明内容

基于此，有必要针对上述技术问题，提供一种节约晶圆面积的反相器及其制备方法。

一方面，本发明提供了一种反相器，包括：衬底；第一掺杂结构，包括依次层叠在衬底的第一表面上的第一漏极、第一沟道和第一源极；第二掺杂结构，包括依次层叠在衬底的第一表面上的第二漏极、第二沟道和第二源极；栅极结构，设置在衬底的第一表面上，且位于第一掺杂结构和第二掺杂结构之间；其中，第二漏极与第一漏极掺杂类型相反，第二沟道与第一沟道掺杂类型相反，第二源极与第一源极掺杂类型相反。

在一些实施例中，栅极结构包括：多晶硅层；栅氧层，位于多晶硅层和第一掺杂结构之间、多晶硅层和第二掺杂结构之间、以及多晶硅层和衬底之间。

在一些实施例中，反相器还包括：第一电平连接端，设置在第一掺杂结构上，且与第一源极和第一沟道电连接；第二电平连接端，设置在第二掺杂结构上，且与第二源极和第二沟道电连接；输入端，设置在栅极结构上，且与多晶硅层电连接；输出端，设置在衬底的第二表面上，且与第一漏极和第二漏极电连接，衬底的第二表面与衬底的第一表面相反。

在一些实施例中，反相器还包括：介质层，位于第一电平连接端和第一掺杂结构之间、第二电平连接端和第二掺杂结构之间、以及输入端和栅极结构之间；第一接触结构，贯穿介质层和第一源极并延伸至第一沟道内；第二接触结构，贯穿介质层和第二源极并延伸至第二沟道内；第三接触结构，贯穿介质层并延伸至多晶硅层内。

在一些实施例中，第一接触结构包括位于第一沟道内的第一掺杂端，第一掺杂端与第一沟道掺杂类型相同；第二接触结构包括位于第二沟道内的第二掺杂端，第二掺杂端与第二沟道掺杂类型相同；第三接触结构包括位于多晶硅层内的第三掺杂端，反相器包括两个第三接触结构，一个第三接触结构的第三掺杂端与第一掺杂端相对设置且掺杂类型相同，另一个第三接触结构的第三掺杂端与第二掺杂端相对设置且掺杂类型相同。

在一些实施例中，衬底包括依次层叠的第一掺杂硅层和第二掺杂硅层，第二掺杂硅层与第一掺杂硅层掺杂类型相同，且第二掺杂硅层的掺杂浓度小于第一掺杂硅层的掺杂浓度。