[发明专利]一种同封装工艺结合的去衬底GaN-HEMT芯片及其制备方法

权利要求书

1.一种同封装工艺结合的去衬底GaN-HEMT芯片，其包括封装支架(300)，其特征在于，所述封装支架(300)上依次设有固晶层(301)、高导热耐压层(302)、缓冲层(101)、沟道层(102)和势垒层(103)，所述势垒层(103)上设有p-GaN层(104)、源极(105)和漏极(106)，所述p-GaN层(104)上设有栅极(107)，所述源极(105)与所述p-GaN层(104)和栅极(107)之间以及所述漏极(106)与所述p-GaN层(104)和栅极(107)之间都设有绝缘层(108)。

2.根据权利要求1所述的同封装工艺结合的去衬底GaN-HEMT芯片，其特征在于，所述封装支架(300)是以陶瓷或金属或印刷电路板为基材的电路支架。

3.根据权利要求2所述的同封装工艺结合的去衬底GaN-HEMT芯片，其特征在于，所述封装支架(300)的厚度为300um-1000um。

4.根据权利要求3所述的同封装工艺结合的去衬底GaN-HEMT芯片，其特征在于，所述高导热耐压层(302)的热导率170W/(m.k)。

5.根据权利要求4所述的同封装工艺结合的去衬底GaN-HEMT芯片，其特征在于，所述高导热耐压层(302)由AlN、SiC或金刚石制成，且其厚度为10um-50um。

6.根据权利要求5所述的同封装工艺结合的去衬底GaN-HEMT芯片，其特征在于，所述固晶层(301)由Ag胶制成，或者由AuSn或PbSn共晶合金制成，或者由烧结Ag或绝缘胶制成，且其厚度为1um-100um。

7.根据权利要求6所述的同封装工艺结合的去衬底GaN-HEMT芯片，其特征在于，所述缓冲层(101)、沟道层(102)、势垒层(103)和p-GaN层(104)的总厚度为0.1um-50um。

8.根据权利要求7所述的同封装工艺结合的去衬底GaN-HEMT芯片，其特征在于，所述源极(105)、漏极(106)和栅极(107)由Ti层、Al层、Ni层和/或Au层叠加而成，且其厚度为30nm-500nm。

9.根据权利要求8所述的同封装工艺结合的去衬底GaN-HEMT芯片，其特征在于，所述绝缘层(108)由SiN、AlN、Al₂O₃或SiO₂制成，且其厚度为30nm-500nm。

10.一种权利要求1-9中任一项所述的同封装工艺结合的去衬底GaN-HEMT芯片的制备方法，其特征在于，包括以下步骤：

1)、在衬底(100)上依次生长缓冲层(101)、沟道层(102)、势垒层(103)和P型GaN层(104)；

2)、在所述P型GaN层(104)上刻蚀出一颗颗重复排列的芯片区域；

3)、将每个芯片区域中的部分所述P型GaN层(104)刻蚀掉，以暴露出所述势垒层(103)；

4)、在暴露出的所述势垒层(103)上制备源极(105)和漏极(106)；

5)、在剩余的所述P型GaN层(104)上制备栅极(107)；

6)、在所述源极(105)与所述p-GaN层(104)和栅极(107)之间以及所述漏极(106)与所述p-GaN层(104)和栅极(107)之间分别制备绝缘层(108)；

7)、在所述源极(105)、漏极(106)和栅极(107)上分别制作焊线区域；

8)、将临时基板(200)键合到所述绝缘层(108)上；

9)、将所述衬底(100)从所述缓冲层(101)上剥离掉；

10)、在所述缓冲层(101)的底面上制备高导热耐压层(302)；

11)、进行切割，获得一颗颗GaN-HEMT芯片基材；

12)、将所述GaN-HEMT芯片基材的高导热耐压层(302)通过固晶层(301)固定到封装支架(300)上；

13)、去除掉所述临时基板(200)，获得一颗颗同封装工艺结合的去衬底GaN-HEMT芯片。