[发明专利]一种同封装工艺结合的去衬底GaN-HEMT芯片及其制备方法

说明书

本发明涉及一种同封装工艺结合的去衬底GaN‑HEMT芯片及其制备方法，所述芯片包括封装支架(300)，封装支架(300)上依次设有固晶层(301)、高导热耐压层(302)、缓冲层(101)、沟道层(102)和势垒层(103)，势垒层(103)上设有p‑GaN层(104)、源极(105)和漏极(106)，p‑GaN层(104)上设有栅极(107)，源极(105)与p‑GaN层(104)和栅极(107)之间以及漏极(106)与p‑GaN层(104)和栅极(107)之间都设有绝缘层(108)。其将将衬底去除，并在外延层背面制备了高导热耐压层，能有效提高HEMT芯片的耐压和散热能力；并且，其同封装工艺结合，省略了芯片基板制备和键合工艺，能有效地降低成本，且进一步减少热阻，提高良率。

技术领域

本发明属于微电子器件技术领域，涉及一种GaN-HEMT(高电子迁移率晶体管)芯片及其制备方法，尤其是一种同封装工艺结合的去衬底GaN-HEMT芯片及其制备方法。

背景技术

目前，GaN-HEMT(GaN基高电子迁移率晶体管)芯片已逐步应用于消费电子电源，电动汽车，高铁，电站，航空航天等应用领域。GaN-HEMT是靠GaN材料的固有特性，在异质结处形成很强的二维电子气的高电子迁移率晶体管器件，具有高功率密度、高频率特性，具有启动快，寿命长，效率高，节能环保等优点。

目前，GaN-HEMT市场的主要技术路线为在硅、蓝宝石、SiC等衬底上生长GaN-HEMT外延层，再做成HEMT芯片。在硅衬底上制备，GaN-HEMT由于晶格失配问题严重，外延层质量无法和蓝宝石、SiC媲美。且硅容易击穿，不合适高电压场景下应用。SiC衬底上GaN-HEMT技术，由于其衬底昂贵的价格使其无法在消费电子领域大规模应用。普通的蓝宝石衬底GaN-HEMT技术，经济实惠且高耐压，且GaN外延层质量好。但受限于蓝宝石衬底导热率太低，无法在高功率密度情况下使用。

鉴于现有技术的上述技术缺陷，需要提供一种新型的GaN-HEMT芯片及其制备方法，以克服上述缺陷。

发明内容

为了克服现有技术的缺陷，本发明提出一种同封装工艺结合的去衬底GaN-HEMT芯片及其制备方法，其将衬底去除，并在外延层背面制备了高导热耐压层，能有效提高HEMT芯片的耐压和散热能力；并且，其同封装工艺结合，省略了芯片基板制备和键合工艺，能有效地降低成本，且进一步减少热阻，提高良率。

为了实现上述目的，本发明提供如下技术方案：

一种同封装工艺结合的去衬底GaN-HEMT芯片，其包括封装支架，其特征在于，所述封装支架上依次设有固晶层、高导热耐压层、缓冲层、沟道层和势垒层，所述势垒层上设有p-GaN层、源极和漏极，所述p-GaN层上设有栅极，所述源极与所述p-GaN层和栅极之间以及所述漏极与所述p-GaN层和栅极之间都设有绝缘层。

优选地，所述封装支架是以陶瓷或金属或印刷电路板为基材的电路支架。

优选地，所述封装支架的厚度为300um-1000um。

优选地，所述高导热耐压层的热导率170W/(m.k)。

优选地，所述高导热耐压层由AlN、SiC或金刚石制成，且其厚度为10um-50um。

优选地，所述固晶层由Ag胶制成，或者由AuSn或PbSn共晶合金制成，或者由烧结Ag或绝缘胶制成，且其厚度为1um-100um。

优选地，所述缓冲层、沟道层、势垒层和p-GaN层的总厚度为0.1um-50um。

优选地，所述源极、漏极和栅极由Ti层、Al层、Ni层和/或Au层叠加而成，且其厚度为30nm-500nm。

优选地，所述绝缘层由SiN、AlN、Al₂O₃或SiO₂制成，且其厚度为30nm-500nm。