[发明专利]半导体装置及半导体装置的制造方法在审

申请号：	202211229666.5	申请日：	2022-10-08
公开（公告）号：	CN115966600A	公开（公告）日：	2023-04-14
发明（设计）人：	田中香次;佐藤祐司;内田祥久;中村祥太郎	申请（专利权）人：	三菱电机株式会社
主分类号：	H01L29/417	分类号：	H01L29/417;H01L29/49;H01L29/739;H01L21/331
代理公司：	北京天昊联合知识产权代理有限公司 11112	代理人：	何立波;张天舒
地址：	日本***	国省代码：	暂无信息
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	半导体装置制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

目的在于得到能够抑制对半导体基板的损伤的半导体装置及半导体装置的制造方法。本发明涉及的半导体装置具有：半导体基板；第1金属层，其设置于所述半导体基板之上；第2金属层，其设置于所述第1金属层之上，材料包含Ni；以及第3金属层，其设置于所述第2金属层之上，材料包含Cu或Ni，所述第2金属层的维氏硬度大于或等于400Hv，比所述第3金属层硬，所述第3金属层比所述第1金属层硬。

技术领域

本发明涉及半导体装置及半导体装置的制造方法。

背景技术

在专利文献1中公开了功率半导体装置的表面电极的构造。在该表面电极设置维氏硬度为200～350Hv的以Cu作为主要成分的通过化学镀而形成的第一Cu层。在第一Cu层之上层叠地设置比第一Cu层柔软的维氏硬度为70～150Hv的以Cu作为主要成分的通过化学镀而形成的第二Cu层。在第二Cu层处导线键合Cu制的导线。

专利文献1：日本特开2018-37684号公报

在专利文献1中，为了抑制导线键合时的对半导体芯片的损伤，作为表面电极而层叠有2层Cu化学镀层。通常，在Cu化学镀中，为了提高维氏硬度，需要提高杂质浓度。但是，如果提高杂质浓度，则有可能产生由杂质引起的空隙，有可能难以提高维氏硬度。因此，有可能无法充分地抑制对半导体芯片的损伤。

发明内容

本发明就是为了解决上述课题而提出的，其目的在于得到能够抑制对半导体基板的损伤的半导体装置及半导体装置的制造方法。

本发明涉及的半导体装置具有：半导体基板；第1金属层，其设置于所述半导体基板之上；第2金属层，其设置于所述第1金属层之上，材料包含Ni；以及第3金属层，其设置于所述第2金属层之上，材料包含Cu或Ni，所述第2金属层的维氏硬度大于或等于400Hv，比所述第3金属层硬，所述第3金属层比所述第1金属层硬。

本发明涉及的半导体装置的制造方法是，在半导体基板之上形成第1金属层，在所述第1金属层之上通过镀敷而形成材料包含Ni的第2金属层，在所述第2金属层之上形成材料包含Cu或Ni的第3金属层，所述第2金属层的维氏硬度大于或等于400Hv，比所述第3金属层硬，所述第3金属层比所述第1金属层硬。

发明的效果

就本发明涉及的半导体装置及半导体装置的制造方法而言，能够通过硬的第2金属层而抑制由导线键合等造成的对半导体基板的损伤。

附图说明

图1是实施方式1涉及的半导体装置的剖视图。

图2是实施方式2涉及的半导体装置的剖视图。

图3是实施方式2的变形例涉及的半导体装置的剖视图。