[发明专利]深槽器件背部集成的三维芯粒封装工艺及结构

说明书

本发明涉及一种深槽器件背部集成的三维芯粒封装工艺及结构。其包括：提供芯粒封装基体，其中，所述芯粒封装基体包括主芯片以及塑封于所述主芯片正面上的芯粒组，芯粒组包括至少一个芯粒，芯粒组内的芯粒与主芯片互联；对上述芯粒封装基体，在主芯片的背面进行深槽器件集成工艺，以在所述主芯片的背面集成所需的深槽器件，所述深槽器件包括深槽电容和/或深槽电感，深槽器件与主芯片和/或芯粒组内相应的芯粒适配电连接；深槽器件集成后，在主芯片的背面制备引出连接组件，利用所制备的引出连接组件将主芯片、芯粒组、深槽器件适配电连接所形成的芯粒封装体从主芯片的背面引出。本发明可满足深槽电容、深槽电感的大面积集成，提高集成的密度与可靠性。

技术领域

本发明涉及一种三维芯粒封装工艺及结构，尤其是一种深槽器件背部集成的三维芯粒封装工艺及结构。

背景技术

随着系统IO(输入/输出)数量不断增加，传统二维封装结构已无法满足应用要求，需要更高密度的三维堆叠封装结构。传统三维封装结构中，受限于传统的封装工艺，无法满足极高密度的IO需求，需要采用更为先进的封装工艺进行集成实现。

伴随电源系统的电压切换频率的不断提升，需要电容尽量靠近电源网络。而传统方案采用焊接分立电容焊接PCB(Printed Circuit Board)板的方案，而基于焊接方案的电容无法满足就近原则。

随着系统电源的不断增加，需要在系统中嵌入的电感值不断增加，但基于芯片级别的高感值行业内相对缺乏，电感值难以上去，难以满足实际的应用场景需求。目前，对于高感值电感集成，多采用外接高电感值的被动元器件实现。

由上述说明可知，现有技术中，当需要电容以及高感值电感集成时，多采用独立封装，最后通过PCB板互相连接形成一个系统，即形成二维系统，而形成的二维系统导致最终系统的尺寸较大，无法满足短小轻薄的要求。由于采用独立的封装，信号之间的互联长度需要增加，无法满足高频高速的要求。

三维堆叠封装中，在堆叠时，需要占据较大的面积，因此，如何有效实现电容、电感的大面积集成，是目前三维堆叠封装中急需解决的技术难题。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种深槽器件背部集成的三维芯粒封装工艺及结构，其可满足深槽电容、深槽电感的大面积集成，提高集成的密度与可靠性。

按照本发明提供的技术方案，所述深槽器件背部集成的三维芯粒封装工艺，包括：

提供芯粒封装基体，其中，所述芯粒封装基体包括主芯片以及塑封于所述主芯片正面上的芯粒组，芯粒组包括至少一个芯粒，芯粒组内的芯粒与主芯片互联；

对上述芯粒封装基体，在主芯片的背面进行深槽器件集成工艺，以在所述主芯片的背面集成所需的深槽器件，所述深槽器件包括深槽电容和/或深槽电感，深槽器件与主芯片和/或芯粒组内相应的芯粒适配电连接；

深槽器件集成后，在主芯片的背面制备引出连接组件，利用所制备的引出连接组件将主芯片、芯粒组、深槽器件适配电连接所形成的芯粒封装体从主芯片的背面引出。

在主芯片的背面进行深槽器件集成时，所述集成工艺包括

在主芯片的背面制备所需的器件槽，所述器件槽的从主芯片的背面垂直向所述主芯片的正面方向延伸；

在上述器件槽内制备器件体，其中，器件体填充在器件槽内，以利用所填充的器件体形成所需的深槽器件。

对深槽器件内的深槽电容，所述深槽电容包括深槽叉指电容，其中，

器件槽包括用于形成所述深槽叉指电容的电容槽，器件体包括用于形成所述深槽叉指电容的叉指电容电极；

所述叉指电容电极包括相互交替分布的电容第一电极体以及电容第二电极体。

对深槽器件内的深槽电感，所述深槽电感呈螺旋状，其中，