[发明专利]一种集成TMBS的集成电路芯片及其制备方法

说明书

本发明涉及集成电路技术领域，尤其涉及一种集成TMBS的集成电路芯片及其制备方法，一种集成TMBS的集成电路芯片，过渡区包括围绕所述有源区设置的多个沟槽型肖特基二极管，沟槽型肖特基二极管包括肖特基沟槽，肖特基沟槽内设有沟槽多晶硅及包围所述沟槽多晶硅的氧化层，肖特基沟槽设置在N型外延层内，在肖特基沟槽上设有肖特基接触层，肖特基接触层的宽度大于肖特基沟槽的宽度，在肖特基接触层上设有源极金属层，N型外延层下邻接N型衬底，N型衬底下设有欧姆接触的漏极金属层。本发明解决了目前MOSFET器件占用面积大及器件的导通损耗、开关损耗大的问题。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种集成TMBS的集成电路芯片及其制备方法。

背景技术

MOSFET(金属氧化物半导体场效应晶体管)器件的使用和发展已经有多年的历史，平面型功率MOS由于其具有开关速度快，输入阻抗高，电压驱动，高频率等优点，作为功率开关管被广泛应用于开关电源、汽车电子、马达驱动等各种领域。目前，功率MOSFET主要研究目的为降低功耗，且半导体器件功耗包括导通损耗和开关损耗，尤其是平面HV VDMOS(Vertical Double-diffused Metal Oxide Semiconductor Field Effect Transistor)的导通损耗和开关损耗都较大，导通损耗主要是外延电阻率较大导致导通电阻大，VDMOS固有一个与其并联的寄生二极管，寄生二极管的阳极与VDMOS的源极相连，阴极与VDMOS的漏极相连，该寄生二极管也用作续流，该寄生二极管与普通二极管一样，由少子参与导电，因此当器件截止时，反向恢复时间trr较长，导致器件的开关损耗较大。

降低导通损耗的方法，采用SJ MOSFET替代VDMOS，但是SJ MOSFET的外延制作工艺成本较大；

传统降低开关损耗的方法，是通过电子辐照或者重金属掺杂进行少子寿命控制，减小反向恢复电荷Qrr，进而减小反向恢复时间trr，但这样会增加器件的制造成本而且器件IDSS漏电大，整个器件的可靠性降低。

平面HV VDMOS的导通损耗和开关损耗都较大；导通损耗主要是外延电阻率较大导致导通电阻RDSON较大；VDMOS固有一个与其并联的寄生二极管，寄生二极管的阳极与VDMOS的源极相连，阴极与VDMOS的漏极相连，该寄生二极管也用作续流二极管，该寄生二极管与普通二极管一样，由少子参与导电，因此当器件反向截止时，反向恢复时间trr较长，导致器件的开关损耗较大。

总之，目前的MOSFET器件适用普通体二极管(P型阱区-N型外延层)，存在器件整体寿命短和反向恢复时间长的问题，同时还存在制作成本高，占用面积大及器件的导通损耗、开关损耗大的缺陷。

发明内容

本发明提供了一种集成TMBS的集成电路芯片及其制备方法，解决了目前MOSFET器件占用面积大及器件的导通损耗、开关损耗大的问题。

为了实现本发明的目的，本设计所采用的技术方案是：一种集成TMBS的集成电路芯片，包括位于芯片中心区的有源区、包围所述有源区的终端区及位于有源区和终端区之间的过渡区，过渡区包括围绕所述有源区设置的多个沟槽型肖特基二极管，沟槽型肖特基二极管包括肖特基沟槽，肖特基沟槽内设有沟槽多晶硅及包围所述沟槽多晶硅的氧化层，肖特基沟槽设置在N型外延层内，在肖特基沟槽上设有肖特基接触层，肖特基接触层的宽度大于肖特基沟槽的宽度，在肖特基接触层上设有源极金属层，N型外延层下邻接N型衬底，N型衬底下设有欧姆接触的漏极金属层。

作为本发明的优化方案，肖特基接触层包括钛层、氮化钛层及邻接氮化钛层上的钨金属层。