[发明专利]存储系统及其操作方法、存储器控制器和存储器

说明书

本公开实施例公开了一种存储系统及其操作方法、存储器控制器和存储器。所述存储系统包括存储器，所述存储器包括存储单元阵列以及与所述存储单元阵列耦合的外围电路，所述存储单元阵列包括能存储m个比特信息的存储单元，m为大于1的正整数；所述操作方法包括：所述外围电路根据接收的前缀命令和接收的n组逻辑页数据，确定第n+1组逻辑页数据；其中，n为正整数，n+1为小于或等于m的正整数；将所述n组逻辑页数据和所述第n+1组逻辑页数据写入所述存储单元阵列，以在所述存储单元阵列中产生2ⁿ个不同的数据态。

技术领域

本公开实施例涉及但不限于半导体领域，尤其涉及一种存储系统及其操作方法、存储器控制器和存储器。

背景技术

NAND存储器中的存储单元包括存储1比特数据的单级单元和存储至少2比特数据的多级单元。具有单级单元的NAND存储器的虽然写入速度更快、可靠性更高，但存储容量小、成本高；具有多级单元的NAND存储器虽然写入速度相对更慢、可靠性相对更低，但存储容量大、成本低。

而在一些应用中，要求NAND存储器同时兼具单级单元的写入速度快、可靠性高以及多级单元的存储容量大、成本低。因此，如何灵活配置NAND存储器，使其实现多种存储单元模式，成为亟待解决的技术问题。

发明内容

有鉴于此，本公开实施例提供一种存储系统及其操作方法、存储器控制器和存储器。

根据本公开实施例的第一方面，提供一种存储系统的操作方法，所述存储系统包括存储器，所述存储器包括存储单元阵列以及与所述存储单元阵列耦合的外围电路，所述存储单元阵列包括能存储m个比特信息的存储单元，m为大于1的正整数；所述操作方法包括：

所述外围电路根据接收的前缀命令和接收的n组逻辑页数据，确定第n+1组逻辑页数据；其中，n为正整数，n+1为小于或等于m的正整数；

将所述n组逻辑页数据和所述第n+1组逻辑页数据写入所述存储单元阵列，以在所述存储单元阵列中产生2ⁿ个不同的数据态。

根据本公开实施例的第二方面，提供一种存储器控制器，所述存储器控制器耦合到存储器，所述存储器包括存储单元阵列以及与所述存储单元阵列耦合的外围电路，所述存储单元阵列包括能存储m个比特信息的存储单元，m为大于1的正整数；所述存储器控制器被配置为：

将前缀命令和n组逻辑页数据发送给所述外围电路，以使所述外围电路根据所述前缀命令和所述n组逻辑页数据确定第n+1组逻辑页数据，并在所述存储单元阵列中产生2ⁿ个不同的数据态；其中，n为正整数，n+1为小于或等于m的正整数。

根据本公开实施例的第三方面，提供一种存储器，包括：

存储单元阵列，所述存储单元阵列包括能存储m个比特信息的存储单元；

外围电路，耦合到所述存储单元阵列；其中，

所述外围电路被配置为根据接收的前缀命令和接收的n组逻辑页数据确定第n+1组逻辑页数据；其中，n为正整数，n+1为小于或等于m的正整数；

所述外围电路还被配置为将所述n组逻辑页数据和所述第n+1组逻辑页数据写入所述存储单元阵列，以在所述存储单元阵列中产生2ⁿ个不同的数据态。

根据本公开实施例的第四方面，提供一种存储系统，包括：

如本公开实施例第三方面所述的存储器；

如本公开实施例第二方面所述的存储器控制器，耦合到所述存储器并且被配置为控制所述存储器。