[发明专利]存储器装置及其操作方法、存储器系统

说明书

本公开实施例提供了存储器装置及其操作方法、存储器系统，其中，存储器装置包括：存储器单元阵列，包括多个页，每个页包括多个存储器单元；外围电路，耦合至存储器单元阵列；外围电路被配置为：对多个页中选择的页的存储器单元进行编程操作；在执行编程操作的过程中，对选择的页所耦合的字线施加第一编程脉冲和第一验证脉冲；在第一验证脉冲施加的第一时刻，检测选择的页的第一失效位计数；以及，根据第一失效位计数与第一预设值的比较结果，确定是否对字线施加第二编程脉冲，第二编程脉冲对应的电平高于第一编程脉冲对应的电平；第一预设值用于表征在第一编程脉冲后，选择的页中未达到目标编程态的存储器单元的边界个数。

技术领域

本公开实施例涉及半导体技术领域，特别涉及一种存储器装置及其操作方法、存储器系统。

背景技术

存储器装置是现代信息技术中用于保存信息的记忆设备。作为一种典型的非易失性半导体存储器，NAND闪存(NAND Flash Memory)存储器由于具有较高的存储密度、可控的生产成本、合适的编擦速度及保持特性，已经成为存储市场中的主流产品。

然而，随着对存储器装置要求的不断提高，存储器装置在执行编程操作时还存在诸多问题。

发明内容

本公开实施例提出一种存储器装置及其操作方法、存储器系统。

一方面，本公开实施例提供一种存储器装置，所述存储器装置包括：

存储器单元阵列，包括多个页，每个所述页包括多个存储器单元；

外围电路，耦合至所述存储器单元阵列；所述外围电路被配置为：

对所述多个页中选择的页的存储器单元进行编程操作；在执行所述编程操作的过程中，对所述选择的页所耦合的字线施加第一编程脉冲和第一验证脉冲；在所述第一验证脉冲施加的第一时刻，检测所述选择的页的第一失效位计数；以及，

根据所述第一失效位计数与第一预设值的比较结果，确定是否对所述字线施加第二编程脉冲，所述第二编程脉冲对应的电平高于所述第一编程脉冲对应的电平；所述第一预设值用于表征在所述第一编程脉冲后，所述选择的页中未达到目标编程态的所述存储器单元的边界个数。

上述方案中，所述外围电路还被配置为：

在所述第一失效位计数小于或等于所述第一预设值时，不对所述字线施加第二编程脉冲，所述编程操作的编程阶段和验证阶段结束。

上述方案中，所述外围电路还被配置为：

在所述第一失效位计数大于所述第一预设值时，对所述字线施加第二编程脉冲。

上述方案中，所述外围电路还被配置为：

在所述第一验证脉冲施加的第二时刻，检测所述选择的页的第二失效位计数；所述第二时刻早于所述第一时刻；以及，

在施加所述第二编程脉冲的过程中，根据所述第二失效位计数与第二预设值的比较结果，确定是否对所述字线施加第二验证脉冲；所述第二预设值用于表征在检测所述第二失效位计数时，所述选择的页中未达到目标编程态的所述存储器单元的边界个数。

上述方案中，所述外围电路还被配置为：

在所述第二失效位计数小于或等于所述第二预设值时，不对所述字线施加第二验证脉冲，所述编程操作的编程阶段和验证阶段结束；

在所述第二失效位计数大于所述第二预设值时，对所述字线施加第二验证脉冲，所述编程操作的编程阶段和验证阶段结束。

上述方案中，所述外围电路中包括第一锁存器和第二锁存器；其中，所述第一锁存器至少用于存储检测的所述第二失效位计数，所述第二锁存器至少用于存储检测的所述第一失效位计数存储。

上述方案中，所述外围电路还被配置为：