[发明专利]半导体器件

说明书

提供了一种半导体器件，所述半导体器件包括在水平的第一方向上延伸的第一有源图案至第四有源图案。第二有源图案在第一方向上与第一有源图案间隔开。第三有源图案在水平的第二方向上与第一有源图案间隔开。第四有源图案在第一方向上与第三有源图案间隔开。场绝缘层围绕第一有源图案至第四有源图案中的每个的侧壁。第一多个纳米片至第四多个纳米片分别设置在第一有源图案至第四有源图案上。第一栅电极在第二方向上延伸，与第一有源图案和第三有源图案中的每个相交，并且围绕第一多个纳米片和第三多个纳米片。第二栅电极在第二方向上延伸，与第二有源图案和第四有源图案中的每个相交，并且围绕第二多个纳米片和第四多个纳米片。

本申请要求于2021年12月1日向韩国知识产权局提交的第10-2021-0170080号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。

技术领域

实施例涉及一种半导体器件。

背景技术

用于提高半导体器件的密度的缩放方案之一包括其中鳍或纳米线形状的硅主体形成在基底上并且栅极形成在硅主体的表面上的多栅极晶体管。因为这样的多栅极晶体管使用三维沟道，所以容易对其进行缩放。此外，可以改善多栅极晶体管的电流控制能力而不需要增加多栅极晶体管的栅极长度。另外，多栅极晶体管可以有效地抑制其中沟道区的电位受漏极电压影响的SCE(短沟道效应)。

发明内容

根据实施例，提供了一种半导体器件，该半导体器件包括：第一有源图案，在第一水平方向上延伸；第二有源图案，在第一水平方向上延伸并在第一水平方向上与第一有源图案间隔开；第三有源图案，在第一水平方向上延伸并在不同于第一水平方向的第二水平方向上与第一有源图案间隔开；第四有源图案，在第一水平方向上延伸并在第一水平方向上与第三有源图案间隔开；场绝缘层，围绕第一有源图案至第四有源图案中的每个的侧壁；第一多个纳米片、第二多个纳米片、第三多个纳米片和第四多个纳米片，分别设置在第一有源图案至第四有源图案上；第一栅电极，在第二水平方向上延伸，与第一有源图案和第三有源图案中的每个相交，并且围绕第一多个纳米片和第三多个纳米片中的每个；以及第二栅电极，在第二水平方向上延伸，与第二有源图案和第四有源图案中的每个相交，并且围绕第二多个纳米片和第四多个纳米片中的每个，其中，第一有源图案和第二有源图案之间的在第一水平方向上的第一节距小于第三有源图案和第四有源图案之间的在第一水平方向上的第二节距，并且其中，第一栅电极的至少一部分设置在场绝缘层的在第三有源图案和第四有源图案之间的部分上。

根据实施例，提供了一种半导体器件，该半导体器件包括：第一有源图案，在第一水平方向上延伸；第二有源图案，在第一水平方向上延伸并在第一水平方向上与第一有源图案间隔开；第三有源图案，在第一水平方向上延伸并在不同于第一水平方向的第二水平方向上与第一有源图案间隔开；第四有源图案，在第一水平方向上延伸并在第一水平方向上与第三有源图案间隔开；场绝缘层，围绕第一有源图案至第四有源图案中的每个的侧壁；第一多个纳米片、第二多个纳米片、第三多个纳米片和第四多个纳米片，分别设置在第一有源图案至第四有源图案上，第一栅电极，在第二水平方向上延伸，与第一有源图案和第三有源图案中的每个相交，并且围绕第一多个纳米片和第三多个纳米片中的每个；第二栅电极，在第二水平方向上延伸，与第二有源图案和第四有源图案中的每个相交，并且围绕第二多个纳米片和第四多个纳米片中的每个；第一栅极间隔件，设置在第一栅电极的两个相对侧壁中的每个上并在第二水平方向上延伸；以及第二栅极间隔件，设置在第二栅电极的两个相对侧壁中的每个上并在第二水平方向上延伸，其中，设置在第一有源图案和第二有源图案之间的场绝缘层在第一水平方向上的第一宽度小于设置在第三有源图案和第四有源图案之间的场绝缘层在第一水平方向上的第二宽度，并且其中，第一多个纳米片和第二多个纳米片之间的在第一水平方向上的第一节距小于第三多个纳米片和第四多个纳米片之间的在第一水平方向上的第二节距。