[发明专利]高速率探测器芯片的TO-CAN封装方法及装置

说明书

本发明涉及一种高速率探测器芯片的TO‑CAN封装方法，包括S1，将TIA芯片倒装贴装在陶瓷基板上，并使TIA芯片的所有接地管脚均与陶瓷基板的GND金属圈电连接，同时使TIA芯片上除接地管脚外的部分管脚与陶瓷基板上的部分金属区一一对应电连接；TIA芯片仅IN管脚采用金线与探测器芯片连接，其他管脚均直接与陶瓷基板接触式电连接；S2，在贴装和电连接完毕后，再将陶瓷基板共晶焊接在TO底座上；S3，接着将探测器芯片贴装在TIA芯片上，并使探测器芯片的正极与TIA芯片上对应IN管脚电连接，同时使探测器芯片的负极与陶瓷基板上对应的金属区电连接。还提供一种用于高速率探测器芯片的TO‑CAN封装装置。本发明通过TIA芯片倒装，避免封装过程中由于打线引入了太多的寄生参数。

技术领域

本发明涉及芯片封装技术领域，具体为一种高速率探测器芯片的TO-CAN封装方法及装置。

背景技术

随着云计算、移动互联网、物联网、三网融合等新型应用对于带宽及灵敏度需求的推动，光通信市场进入高速发展期。作为光信号接收端的探测器芯片是光模块接收端的核心光芯片，具有重要的战略地位。随着光模块通信速率提高，距离变长，且要求的接受信号的反应时间缩短，对接收端探测器器件的要求也越来越高。目前，在大多数应用场景中，探测器PD/APD芯片需要和TIA芯片一起封装到体积有限的TO-CAN里面，常规的操作是将探测器芯片和TIA芯片共晶焊在TO底座之上，通过打线的方式连接探测器芯片，TIA芯片和TO底座的各个管脚。随着速率的不断提升，在保证接收信号不失真，不延迟的情况下，对探测器芯片和TIA芯片的灵敏度，以及封装打线的要求也越来越高。由于各芯片和TO底座管脚较多，采用传统的互联打线方式会引入许多的寄生参数，导致真实使用时灵敏度和带宽降低太多，特别是在25Gbps及以上的高速率光模块中，额外引入的外部寄生参数越多，会导致光模块接受信号的性能下降。从技术上，该传统方式存在不足，影响高速率光模块的正常使用。

对于探测器芯片的TO-CAN封装：文献CN212461686U在探测器封装时采用金丝键合方式连接探测器和TO底座，即均采用打金线的方式进行连接，文献CN214954233U在构建光模块时设置TO底座，为了实现电路通路将导电片和TO底座相连接。

目前传统的探测器芯片的TO-CAN封装方式是把PD/APD芯片和TIA芯片分别共晶焊在TO底座之上，再通过金属打线的方式互联每个芯片和TO底座的管脚。由于探测器芯片，TIA芯片和TO底座管脚数量多，位置排布紧凑且距离受限，要达到使用上的互联，通过打线的方式，会需要打至少十几到二十几根数量和长度不等的线，虽然TO-CAN封装是气密性封装，但使用过程中的晃动，跌落以及长时间后，金线可能坍塌，搭连，造成个别管脚的短路，从而引起光模块的失效以及报废。这些都是潜在的风险。金属打线互联的工艺，需要专门的设备，在芯片贴片完成后，需要上下料转运，以及人工和工时去完成打线工艺，由于管脚排布紧密，空间小，工艺的不便利性也可能造成良率的损失。

发明内容

本发明的目的在于提供一种高速率探测器芯片的TO-CAN封装方法及装置，至少可以解决现有技术中的部分缺陷。

为实现上述目的，本发明实施例提供如下技术方案：一种高速率探测器芯片的TO-CAN封装方法，包括如下步骤：

S1，将TIA芯片倒装贴装在陶瓷基板上，并使所述TIA芯片的所有接地管脚均与所述陶瓷基板的GND金属圈电连接，同时使所述TIA芯片上除接地管脚外的部分管脚与所述陶瓷基板上的部分金属区一一对应电连接；TIA芯片仅IN管脚采用金线与探测器芯片连接，其他管脚均直接与陶瓷基板接触式电连接；

S2，在贴装和电连接完毕后，再将所述陶瓷基板共晶焊接在TO底座上，并使使得所述陶瓷基板上的各个金属区与所述TO底座上的各个管脚一一对应电连接；

S3，接着将探测器芯片贴装在所述TIA芯片上，并使所述探测器芯片的正极与所述TIA芯片上对应IN管脚电连接，同时使所述探测器芯片的负极与所述陶瓷基板上对应的金属区电连接。