[发明专利]包括接触插塞的半导体器件

说明书

公开了一种半导体器件，包括：半导体衬底，设置有有源区；隔离层，在半导体衬底上限定每个有源区；栅电极，与有源区重叠，并且在平行于半导体衬底的上表面的第一方向上延伸；绝缘阻挡结构，设置在比设置栅电极的高度高的高度处，绝缘阻挡结构具有包括栅格单元的栅格图案；位线，在垂直于第一方向并且平行于半导体衬底的上表面的第二方向上延伸，并且设置在比设置绝缘阻挡结构的高度高的高度处；以及第一接触插塞，每个第一接触插塞设置在绝缘阻挡结构的栅格单元中的对应栅格单元中。

相关申请的交叉引用

本申请要求于2021年11月12日在韩国知识产权局提交的韩国专利申请No.10-2021-0155548的优先权，其公开内容通过引用整体并入本文中。

技术领域

本公开涉及包括接触插塞的半导体器件以及制造半导体器件的方法。

背景技术

正在进行对减小构成半导体器件的元件的尺寸并提高元件的性能的研究。例如，在动态随机存取存储器(DRAM)中，正在进行用于形成具有减小尺寸的可靠且稳定的单元电容器的研究。

发明内容

示例实施例提供了一种包括可靠的接触插塞的半导体器件。

根据示例实施例，一种半导体器件包括：半导体衬底，设置有多个有源区；隔离层，在半导体衬底上限定多个有源区中的每个有源区；多个栅极沟槽，与多个有源区相交，并且延伸到隔离层；多个栅极结构，分别填充多个栅极沟槽，并且在平行于半导体衬底的上表面的第一方向上延伸；绝缘阻挡结构，设置在多个有源区、隔离层和多个栅极结构上；位线，在垂直于第一方向并且平行于半导体衬底的上表面的第二方向上延伸，并且设置在比设置绝缘阻挡结构的高度高的高度处；以及多个第一接触插塞，每个第一接触插塞在位线和多个有源区中对应的有源区的第一部分之间。绝缘阻挡结构包括：多个第一阻挡图案，彼此平行，与多个栅极结构重叠，并且在第一方向上延伸；以及多个第二阻挡图案，彼此平行并在第一方向和第二方向之间的第一对角线方向上延伸，第一对角线方向平行于半导体衬底的上表面。多个第一接触插塞中的每个第一接触插塞设置在由多个第一阻挡图案中对应的一对第一阻挡图案和多个第二阻挡图案中对应的一对第二阻挡图案限定的区域中。

根据示例实施例，一种半导体器件包括：半导体衬底，设置有有源区；隔离层，在半导体衬底上限定有源区；栅极沟槽，与有源区相交，并且延伸到隔离层；栅极结构，填充栅极沟槽，并且在平行于半导体衬底的上表面的第一方向上延伸；绝缘阻挡结构，设置在有源区、隔离层和栅极结构上；位线，在垂直于第一方向并且平行于半导体衬底的上表面的第二方向上延伸，并且设置在比绝缘阻挡结构的高度高的高度处；以及第一接触插塞，在位线和有源区的第一部分之间。绝缘阻挡结构设置在位线下方。绝缘阻挡结构包括在第二方向上彼此间隔开的一对第一阻挡图案和在第一方向上彼此间隔开的一对第二阻挡图案。该对第一阻挡图案设置在该对第二阻挡图案之间。第一接触插塞设置在该对第一阻挡图案之间。

根据示例实施例，一种半导体器件包括：半导体衬底，设置有多个有源区；隔离层，在半导体衬底上限定多个有源区中的每个有源区；多个栅极沟槽，与多个有源区相交，并且延伸到隔离层；多个栅极结构，分别填充多个栅极沟槽，并且在平行于半导体衬底的上表面的第一方向上延伸；第一杂质区和第二杂质区，设置在多个有源区中的每个有源区中，并且彼此间隔开；绝缘阻挡结构，设置在多个有源区、隔离层和多个栅极结构上；位线，在垂直于第一方向并且平行于半导体衬底的上表面的第二方向上延伸，并且设置在比设置绝缘阻挡结构的高度高的高度处；第一接触插塞，在第一杂质区与位线之间；焊盘层，在第二杂质区上；以及第二接触插塞，在焊盘层上。绝缘阻挡结构包括：一对第一阻挡图案，在第一方向上彼此平行地延伸，并且与多个栅极结构重叠；以及一对第二阻挡图案，彼此平行并在第一方向和第二方向之间并且平行于半导体衬底的上表面的第一对角线方向上延伸。第一接触插塞设置在由该对第一阻挡图案和该对第二阻挡图案限定的区域中。