[发明专利]基于FPGA的电机时序控制方法

说明书

本发明公开了基于FPGA的电机时序控制方法，采用固定的频标信号作为所有运算的时间基准源，PWM增减计数峰值为1/2PWM周期对应值，其斜率为±1，在模块顶层对频标信号频率、PWM周期、AD采样起始时刻、位置信息和速度信息的采样起始点、电流环和速度环解算起始点进行参数化配置；处理器工作中断周期和中断使能通过寄存器配置，中断使能寄存器控制中断信号的输出，中断周期寄存器控制中断时间。本发明解决了跨时钟域的问题，同时具有较好的移植性，可在不同厂家的FPGA芯片上稳定可靠的运行。

技术领域

本发明涉及制动器技术领域，尤其涉及一种离心制动装置及具有其的升降系统。

背景技术

传统的永磁同步电机控制通常在DSP中实现，DSP采用串行执行策略，在同一时间只能控制1路电机，针对多路电机在1个中断周期实时性和算力均不能满足。FPGA采用并行执行策略，多路电机可在同一时间进行控制。

FPGA实现永磁同步电机控制需要涉及到A、B相电流信息采样、旋转变压器位置和速度信息采样、电流环解算、速度环解算、定时中断信号产生，传统的设计中电机控制时间基准源为FPGA工作主时钟，由于应用场景的不同，FPGA芯片厂家的不同，FPGA工作主时钟频率、电机工作频率、AD采样起始时刻、位置信息和速度信息采样起始时刻、电流环和速度环解算起始时刻、处理器中断周期均有较大的差异，针对每型产品定制开发周期长，需要频繁修改FPGA模块子程序，技术状态不稳定，质量管控难度大。

发明内容

针对FPGA工作主时钟频率、电机种类、电机工作频率、AD采样起始时刻、位置信息和速度信息采样起始时刻、电流环和速度环解算起始时刻、处理器中断周期等多元化需求的限制，本发明目的提供一种基于FPGA的电机时序控制方法，解决跨时钟域的问题，同时具有较好的移植性，可在不同厂家的FPGA芯片上稳定可靠的运行。

为实现本发明目的，本发明提供了一种基于FPGA的电机时序控制方法，采取技术方案如下：

采用固定的频标信号作为所有运算的时间基准源，PWM增减计数峰值为1/2PWM周期对应值，其斜率为±1。在模块顶层对频标信号频率、PWM周期、AD采样起始时刻、位置信息和速度信息的采样起始点、电流环和速度环解算起始点进行参数化配置。

处理器工作中断周期和中断使能通过寄存器配置，中断使能寄存器控制中断信号的输出，中断周期寄存器控制中断时间。

进一步的，所述电机为永磁同步电机、无刷电机或有刷电机。

与现有技术相比，本发明的有益效果是：在时钟信号源头通过对频标信号的同步解决了跨时钟域引起时序不满足的问题；软件开发人员不用因为FPGA主工作时钟频率、电机工作频率、AD芯片采样起始点、位置信息和速度信息采样起始点、电流环和速度环解算起始点的不同而频繁修改FPGA模块子程序，可在顶层模块通过参数一键配置；处理器工作中断周期和中断使能可通过寄存器灵活配置，解决了不同应用背景下中断周期不同而频繁修改FPGA源码，造成开发时间过长的问题；当前设计不仅适用于永磁同步电机时序控制，同时兼容无刷电机、有刷电机时序控制。该设计具有标准化、通用化和系列化的特点，已在不同厂家的FPGA芯片中灵活移植，使用简单，广泛应用在伺服控制领域。

附图说明

所包括的附图用来提供对本发明实施例的进一步的理解，其构成了说明书的一部分，用于例示本发明的实施例，并与文字描述一起来阐释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了根据本发明的具体实施例提供的基于FPGA的永磁同步电机时序控制方法示意图。

具体实施方式

下面结合附图和永磁同步电机的实施例对本发明方法进行说明。