[发明专利]一种半导体器件的电性能测试方法

说明书

本申请公开了一种半导体器件的电性能测试方法，该制备方法包括：在第一基体的第一表面形成第一线路层；在第一线路层背离第一基体的一侧形成第一测试焊盘，第一测试焊盘与第一线路层中的部分线路电连接；通过第一测试焊盘获得第一线路层的电性能；去除第一测试焊盘。通过上述方式，可以将第一测试焊盘作为临时扎针焊盘，实现在半导体器件加工的前道工序或者中间工序中实时检测各结构层的电性能。

技术领域

本申请涉及半导体领域，特别是涉及一种半导体器件的电性能测试方法。

背景技术

集成电路制造周期长，单片晶元价值高昂，因此对于晶圆的在线检测尤为重要。目前晶元的电性能测试多集中在M1-WAT、M2-WAT、Final-WAT等固定的检测站点且需要大块的测试焊盘预留以便于扎入测试探针进行测试。通过扎针测试可以判断晶圆产品是否符合工艺技术平台的电性规格要求，测试数据可以作为晶圆产品交货的质量凭证。

但是当前对于前道工序或者中间工序发生的异常，缺乏有效的及时性电性检测手段，不利于产品的良率。

发明内容

本申请所主要解决的技术问题是提供一种半导体器件的电性能测试方法，可以将第一测试焊盘作为临时扎针焊盘，实现在半导体器件加工的前道工序或者中间工序中实时检测各结构层的电性能。

为解决上述技术问题，本申请采用的一个技术方案是：提供一种半导体器件的电性能测试方法，包括：在第一基体的第一表面形成第一线路层；在所述第一线路层背离所述第一基体的一侧形成第一测试焊盘，所述第一测试焊盘与所述第一线路层中的部分线路电连接；通过所述第一测试焊盘获得所述第一线路层的电性能；去除所述第一测试焊盘。

区别于现有技术的情况，本申请的有益效果是：本申请所提供的半导体器件的电性能测试方法包括：在第一基体的第一表面形成第一线路层；在第一线路层背离第一基体的一侧形成第一测试焊盘，第一测试焊盘与第一线路层中的部分线路电连接；通过第一测试焊盘获得第一线路层的电性能；去除第一测试焊盘。通过上述方式，可以将第一测试焊盘作为临时扎针焊盘，实现在半导体器件加工的前道工序或者中间工序中实时检测各线路层的电性能，解决了半导体器件只能在固定环节进行电性能量测的束缚的问题；在采用临时扎针焊盘进行检测之后对临时扎针焊盘进行去除可以避免临时扎针焊盘对后续形成的结构层中的金属线路造成影响。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1是本申请半导体器件的电性能测试方法第一实施例的流程示意图；

图2是图1中步骤S101一实施方式的结构示意图；

图3是图1中步骤S102一实施方式的结构示意图；

图4是图3中的部分俯视图；

图5是图1中步骤S102另一实施方式的结构示意图；

图6是图1中步骤S104一实施方式的结构示意图；

图7是本申请半导体器件的电性能测试方法第二实施例的流程示意图；

图8是图7中步骤S201一实施方式的结构示意图；

图9是形成图8中的结构之后进入步骤S102一实施方式的结构示意图；

图10是形成图9中的结构之后进入步骤S201一实施方式的结构示意图；

图11是形成图10中的结构之后进入步骤S102一实施方式的结构示意图；

图12是图1中步骤S104之后形成第二测试焊盘的结构示意图；