[发明专利]一种半导体器件及其制造方法

说明书

本发明公开了一种半导体器件及其制造方法，涉及半导体技术领域，用于在半导体器件包括的至少两个晶体管具有的阈值电压的绝对值不同的情况下，降低该半导体器件的制造难度。所述半导体器件包括：半导体基底、第一环栅晶体管和第二环栅晶体管。沿平行于第一环栅晶体管包括的第一栅堆叠结构的宽度方向，第一环栅晶体管包括的第一沟道区具有至少两列间隔设置的第一沟道部。沿平行于第二环栅晶体管包括的第二栅堆叠结构的宽度方向，第二环栅晶体管包括的第二沟道区具有至少两列间隔设置的第二沟道部。相邻两列第二沟道部的间距不同于相邻两列第一沟道部的间距。第二沟道区中至少一列第二沟道部的宽度不同于第一沟道区中至少一列第一沟道部的宽度。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制造方法。

背景技术

在实际的应用过程中，半导体器件包括的多个晶体管往往具有不同的分工。在不同晶体管的分工不同的情况下，不同的晶体管具有的阈值电压的绝对值可能不同。

而当半导体器件包括的至少两个晶体管具有的阈值电压的绝对值不同时，采用现有的制造方法制造上述半导体器件的制造难度较大，导致半导体器件的良率较低。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法，用于在半导体器件包括的至少两个晶体管具有的阈值电压的绝对值不同的情况下，降低该半导体器件的制造难度，提高该半导体器件的良率。

为了实现上述目的，本发明提供了一种半导体器件，该半导体器件包括：半导体基底、第一环栅晶体管和第二环栅晶体管。

沿平行于半导体基底表面的方向，上述半导体基底包括第一区域和第二区域。上述第一环栅晶体管形成在第一区域上。沿平行于第一环栅晶体管包括的第一栅堆叠结构的宽度方向，第一环栅晶体管包括的第一沟道区具有至少两列间隔设置的第一沟道部。上述第二环栅晶体管形成在第二区域上。沿平行于第二环栅晶体管包括的第二栅堆叠结构的宽度方向，第二环栅晶体管包括的第二沟道区具有至少两列间隔设置的第二沟道部。相邻两列第二沟道部的间距不同于相邻两列第一沟道部的间距。第二沟道区中至少一列第二沟道部的宽度不同于第一沟道区中至少一列第一沟道部的宽度。

与现有技术相比，本发明提供的半导体器件中，第一环栅晶体管包括的第一沟道区具有至少两列间隔设置的第一沟道部。第二环栅晶体管包括的第二沟道区具有至少两列间隔设置的第二沟道部。并且，相邻两列第二沟道部的间距不同于相邻两列第一沟道部的间距。基于此，以相邻两列第一晶体管的间距小于相邻两列第二沟道部的间距为例进行说明，在制造本发明提供的半导体器件的过程中，若同时形成第一栅堆叠结构和第二栅堆叠结构，并在第一栅堆叠结构包括的第一栅介质层和第二栅堆叠结构包括的第二栅介质层上，均形成厚度等于第二栅堆叠结构包括的第二栅极厚度的栅极材料后，因相邻两列第二沟道部的间距与第二栅堆叠结构的规格相匹配，故第二栅介质层上可以形成正常形成相应厚度的第二栅极。但是因相邻两列第一沟道部的间距较小，从而导致第一栅极填充在相邻第一沟道部之间的部分的厚度较小。或者，在第一栅介质层将相邻第一沟道部的间隙填充满的情况下，第一栅极无法填充至相邻第一沟道部之间，从而使得第一栅极和第二栅极在相应间隙处的填充厚度并不相同，进而利于使得第一环栅晶体管和第二环栅晶体管具有的阈值电压的绝对值不同。