[发明专利]具有较高有效位子阵列字线的模块化存储器架构

权利要求书

1.一种存储器电路，包括：

由存储器单元的阵列形成的存储器核心，所述存储器单元的阵列在行存储数据字，其中所述阵列经布置以包含第一子阵列和第二子阵列，所述第一子阵列存储所述数据字的较低有效位，所述第二子阵列存储所述数据字的较高有效位；其中所述第一子阵列的每行连接到较低有效字线并且所述第二子阵列的每行连接到较高有效字线；以及

行解码器电路，被配置为接收地址、解码所接收的地址并且基于经解码地址生成第一字线信号，所述第一字线信号被施加到用于特定数据位置的所述较低有效字线中的被选择的较低有效字线；

第一读取电路，被配置为响应于所述第一字线信号而从所述第一子阵列读取数据字的较低有效位；

第一数据修改电路，被配置为对所读取的较低有效位执行数学运算，以便产生被写入回到所述第一子阵列的经修改的较低有效位；

饱和检测电路，被配置为确定所读取的较低有效位是否处于饱和条件，并且响应于所读取的较低有效位处于所述饱和条件而生成第二字线信号，所述第二字线信号基于所述经解码地址而施加到用于所述特定数据位置的所述较高有效字线中的被选择的一个较高有效字线；

第二读取电路，被配置为响应于所述第二字线信号而从所述第二子阵列读取所述数据字的较高有效位；以及

第二数据修改电路，被配置为对所读取的较高有效位执行数学运算，以便产生被写入回到所述第二子阵列的经修改的较高有效位。

2.根据权利要求1所述的电路，其中由所述第一数据修改电路和所述第二数据修改电路执行的所述数学运算包括递增运算、递减运算或乘法运算中的一项。

3.根据权利要求1所述的电路，其中所述饱和检测电路包括被配置为在逻辑上组合所述所读取的较低有效位的逻辑电路。

4.根据权利要求3所述的电路，其中所述逻辑电路是逻辑与门。

5.根据权利要求1所述的电路，其中所述第一数据修改电路和所述第二数据修改电路中的每个数据修改电路包括被配置为执行所述数学运算的加法器电路。

6.根据权利要求1所述的电路，其中由所述第一数据修改电路和所述第二数据修改电路执行所述数学运算以及将所述经修改的较低有效位和经修改的较高有效位分别写入回到所述第一子阵列和所述第二子阵列在施加到所述存储器电路的时钟的单个时钟周期内完成。

7.根据权利要求6所述的电路，其中所述第一字线信号的所述产生响应于所述时钟的脉冲而发生。

8.根据权利要求1所述的电路，其中如果确定所读取的较低有效位不处于饱和条件，则抑制由所述饱和检测电路生成所述第二字线信号。

9.根据权利要求1所述的电路，其中所述第一子阵列的存储器单元具有比所述第二子阵列的存储器单元更高的读取电流。

10.根据权利要求1所述的电路，其中每个数据字是直方图的计数值。

11.一种图像传感器，包括：

发射器电路；

检测器电路；以及

处理电路，耦合到所述发射器电路和所述检测器电路，其中所述处理电路包括根据权利要求1所述的存储器电路。

12.根据权利要求11所述的图像传感器，其中所述图像传感器是飞行时间传感器，并且所述数据字是针对目标识别和距离的直方图数据的计数值。