[发明专利]降低推测性代码行在片上缓存中的优先级在审
| 申请号： | 202211329988.7 | 申请日： | 2022-10-27 |
| 公开（公告）号： | CN116263671A | 公开（公告）日： | 2023-06-16 |
| 发明（设计）人： | 阿南特·维托尔·诺里;普拉斯梅什·卡鲁尔卡;尼兰詹·库马尔·桑德拉加;斯雷尼瓦斯·苏布拉莫尼;力哈·拉波波尔;汉娜·阿拉姆;阿德里安·莫加;罗纳克·辛格尔 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/30 | 分类号： | G06F9/30;G06F9/38 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人： | 张敏 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 降低 推测 代码 缓存 中的 优先级 | ||
1.一种用于降低推测性代码行在片上缓存中的优先级的装置，所述装置包括：
逻辑电路，所述逻辑电路用于在代码未命中请求传输到共享缓存之前确定存储结构是否包括对所述代码未命中请求的引用；并且
所述逻辑电路用于响应于所述存储结构中不存在所述引用，导致降低与所述代码未命中请求相对应的代码行在所述共享缓存中的优先级，
其中，所述代码未命中请求被定向到所述共享缓存。
2.如权利要求1所述的装置，其中，所述存储结构包括布隆过滤器。
3.如权利要求1所述的装置，其中，所述共享缓存是2级(L2)缓存。
4.如权利要求1所述的装置，其中，在代码1级(L1)缓存中的未命中之后，所述代码未命中请求被定向到所述共享缓存。
5.如权利要求1所述的装置，其中，所述存储结构用于存储已经被分配在指令调度队列(IDQ)中的一个或多个指令或一个或多个微操作的标记。
6.如权利要求5所述的装置，其中，所述IDQ用于在处理器管线的预执行阶段中的分配之前存储指令或微操作。
7.如权利要求1所述的装置，其中，所述存储结构用于存储已经被分配在IDQ中的一个或多个指令或一个或多个微操作的虚拟地址。
8.如权利要求7所述的装置，其中，所述IDQ用于在处理器管线的预执行阶段中的分配之前存储指令或微操作。
9.如权利要求1所述的装置，其中，所述逻辑电路用于响应于所述存储结构中不存在所述引用，而将所述代码未命中请求与降低所述代码行在所述共享缓存中的优先级的指示转发到所述共享缓存。
10.如权利要求1所述的装置，其中，所述共享缓存被在处理器的多个处理器核心之间共享。
11.如权利要求1所述的装置，其中，具有一个或多个处理器核心的处理器包括以下中的一项或多项：所述逻辑电路和所述共享缓存。
12.一种用于降低推测性代码行在片上缓存中的优先级的装置，所述装置包括：
队列，所述队列用于存储针对最近从共享缓存中取得的一个或多个代码行的条目；以及
逻辑电路，所述逻辑电路用于确定所述队列是否包括与被存储在指令调度队列(IDQ)中的指令或微操作相对应的匹配条目；并且
所述逻辑电路用于响应于所述队列中不存在所述匹配条目而导致降低代码行在所述共享缓存中的优先级。
13.如权利要求12所述的装置，其中，所述队列的每个条目包括代码行的物理地址、所述代码行的虚拟地址、所述代码行的IDQ写标志、以及所述代码行的有效标志。
14.如权利要求13所述的装置，其中，所述IDQ写标志是响应于所述指令或微操作在所述IDQ中的存储而被更新的。
15.如权利要求12所述的装置，其中，所述逻辑电路用于导致请求传输到所述共享缓存以引起降低所述代码行在所述共享缓存中的优先级。
16.如权利要求15所述的装置，其中，所述请求包括所述代码行的地址和降低所述代码行在所述共享缓存中的优先级的指示。
17.如权利要求12所述的装置，其中，所述共享缓存是2级(L2)缓存。
18.如权利要求12所述的装置，其中，所述共享缓存被在处理器的多个处理器核心之间共享。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202211329988.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：控制车辆热管理系统的方法
- 下一篇：基于柔性驱动器的仿生蚯蚓软体机器人
