[发明专利]降低推测性代码行在片上缓存中的优先级

说明书

本公开涉及降低推测性代码行在片上缓存中的优先级。描述了与降低推测性代码行在片上缓存中的优先级相关的方法和装置。在一个实施例中，逻辑电路在代码未命中请求传输到共享缓存之前确定存储结构是否包括对该代码未命中请求的引用。逻辑电路响应于存储结构中不存在该引用，导致降低与该代码未命中请求相对应的代码行在共享缓存中的优先级。其他实施例也被公开和要求保护。

技术领域

本公开总体涉及计算机处理器领域。更具体地，实施例涉及降低推测性代码行在片上缓存中的优先级。

背景技术

在计算中，“缓存”存储器被用来存储数据，以便处理器更快地访问，而不必访问主存储器。可以使用多级的缓存，其中较低级缓存(例如，1级)比较高级缓存(例如2级)更靠近处理器。较低级缓存通常比较高级缓存更昂贵且大小更小。

通常，为了改善性能，可以增加缓存的大小以允许更快地访问数据，但是由于额外的足迹(footprint)和/或增加的功耗，大小的增加伴随着成本的增加。因此，缓存大小的任何增加都必须仔细权衡成本。

发明内容

本公开的第一方面涉及一种用于降低推测性代码行在片上缓存中的优先级的装置，所述装置包括：逻辑电路，所述逻辑电路用于在代码未命中请求传输到共享缓存之前确定存储结构是否包括对所述代码未命中请求的引用；并且所述逻辑电路用于响应于所述存储结构中不存在所述引用，导致降低与所述代码未命中请求相对应的代码行在所述共享缓存中的优先级，其中，所述代码未命中请求被定向到所述共享缓存。一种用于降低推测性代码行在片上缓存中的优先级的装置，所述装置包括：队列，所述队列用于存储针对最近从共享缓存中取得的一个或多个代码行的条目；以及逻辑电路，所述逻辑电路用于确定所述队列是否包括与被存储在指令调度队列(IDQ)中的指令或微操作相对应的匹配条目；并且所述逻辑电路用于响应于所述队列中不存在所述匹配条目而导致降低代码行在所述共享缓存中的优先级。

本公开的第二方面涉及一种用于降低推测性代码行在片上缓存中的优先级的方法，所述方法包括：在代码未命中请求传输到共享缓存之前确定存储结构是否包括对所述代码未命中请求的引用；以及响应于所述存储结构中不存在所述引用，导致降低与所述代码未命中请求相对应的代码行在所述共享缓存中的优先级，其中，所述代码未命中请求被定向到所述共享缓存。

本公开的第三方面涉及一种机器可读介质，包括代码，所述代码当被执行时导致机器执行如第一方面和第二方面所述的操作。

本公开的第四方面涉及一种装置，包括构件，所述构件用于执行如第一方面和第二方面所述的操作。

附图说明

具体实施方式是参考附图来提供的。在图中，附图标记的(一个或多个)最左侧的数字标识该附图标记首次出现的图。在不同的图中使用相同的附图标记表示相似或相同的项。

图1A和图1B示出了根据一些实施例的降低推测性代码行在片上缓存中的优先级的方法的流程图。

图2示出了根据实施例的跨用于大代码足迹工作负载的处理器管线中的多个阶段观察到的样本平均代码足迹。

图3示出了根据实施例的所提出的技术对一套大代码足迹工作负载的影响。

图4A是示出根据实施例的示例性有序管线和示例性寄存器重命名、乱序发出/执行管线两者的框图。

图4B是示出根据实施例的要被包括在处理器中的有序架构核心的示例性实施例和示例性寄存器重命名、乱序发出/执行架构核心两者的框图。

图5示出了根据一实施例的SOC(片上系统)封装件的框图。

图6是根据一实施例的处理系统的框图。

图7是根据一些实施例的具有一个或多个处理器核心的处理器的实施例的框图。

图8是根据一实施例的图形处理器的框图。