[发明专利]堆叠半导体管芯和芯片级封装单元

说明书

本公开涉及堆叠半导体管芯和芯片级封装单元。半导体封装组合件包括：基板，基板具有顶部基板表面和基板底部表面；第一半导体管芯，半导体管芯部分地在基板上方，并具有管芯底部表面，管芯底部表面在其上具有第一多个I/O焊盘和第二多个I/O焊盘；第一多个局部电连接组件(LECC)，第一多个局部电连接组件附连在管芯底部表面与基板顶部表面之间，并提供基板与第一多个I/O焊盘之间的电连接；第二多个LECC，第二多个LECC附连到基板底部表面，并用于提供基板与电路板之间的电连接；其中第二多个I/O焊盘经布置用于提供到芯片级封装单元的电连接，芯片级封装单元将通过第三多个LECC附连到第一半导体管芯，并将定位在与基板相同的水平平面中。还公开了对应的方法。

技术领域

本公开涉及半导体封装组合件和子组合件，并且涉及组装半导体封装的方法。

背景技术

绝大部分集成电路装置目前以单片提供，也就是说，电路系统提供于单个装置内。然而，随着电路复杂性的增加，功能性和复杂性的增加引起管芯和封装尺寸的增加，并且随着管芯尺寸和复杂性的增加，往往会引起制造良率的下降。此外，随着芯片功能性和尺寸的增加，提供芯片的输入和输出(也被称作“I/O路由”)变得越来越复杂且具有挑战性，管理拨号封装(dial package)的更多区域特性也是如此。

已知生产多芯片封装(MCM)，但大部分MCM概念显著增加制造复杂性。

发明内容

根据本公开的第一方面，提供一种半导体封装组合件，所述半导体封装组合件包括：基板，所述基板具有基板顶部表面和基板底部表面；第一半导体管芯，所述半导体管芯部分地在所述基板上方，并且具有管芯底部表面，所述芯片底部表面在其上具有第一多个I/O焊盘和第二多个I/O焊盘；第一多个局部电连接组件，所述第一多个局部电连接组件在所述管芯底部表面与所述基板顶部表面之间，并且附连到所述管芯底部表面和所述基板顶部表面中的每一个，并且提供所述基板与所述第一多个I/O焊盘之间的电连接；第二多个局部电连接组件，所述第二多个局部电连接组件附连到所述基板底部表面，并且用于提供所述基板与电路板之间的电连接；其中所述第二多个I/O焊盘经布置用于提供到芯片级封装单元的电连接，所述芯片级封装单元将通过第三多个局部电连接组件附连到所述第一半导体管芯，并且将定位在与所述基板相同的水平平面中。这些实施例可以适于在安装到电路板上或组装到电路板上之前或同时与合适的芯片级封装单元组装。

在一个或多个实施例中，半导体封装组合件另外包括所述第三多个局部电连接组件，所述第三多个局部电连接组件附连到所述管芯底部表面的，并且用于提供所述第一半导体管芯与芯片级封装单元之间的电连接。当与合适的芯片级封装单元一起使用时，芯片级封装单元可以因此不需要所述芯片级封装单元顶部表面上的滚珠、凸块或支柱。

在一个或多个实施例中，所述半导体封装组合件另外包括芯片级封装单元，所述芯片级封装单元具有第三多个局部电连接组件所附连到的芯片级封装单元顶部表面和芯片级封装单元底部表面。在这些实施例中，所述半导体封装组合件可以用于作为单个组件组装或安装到电路板上。

在一个或多个实施例中，所述芯片级封装单元在至少两个侧面上接近所述基板。在一个或多个实施例中，所述芯片级封装单元在所有侧面上包围所述基板。所述芯片级封装单元可以与所述基板侧向间隔开至少一段距离。可以选择所述距离以允许制造公差和放置公差中的至少一个，并且允许热膨胀的差异。在一些实施例中，保持或可能需要保持所述距离最小以便最小化于电路板上占用的空间，或最大化用于凸块、滚珠或支柱的基板上的可用空间。

在一个或多个实施例中，所述半导体封装组合件另外包括第四多个局部电连接组件，所述第四多个局部电连接组件附连到基板底部表面并且用于提供基板与电路板之间的电连接。