[发明专利]薄膜晶体管阵列基板及其制作方法和显示面板

说明书

一种薄膜晶体管阵列基板，包括：衬底；位于衬底上由第一金属层经图案化形成的栅极；覆盖栅极的栅极绝缘层；位于栅极绝缘层上由第一金属氧化物层经图案化形成的有源层；位于有源层上相互间隔开的源极和漏极，其中源极和漏极均为三层堆叠结构，包括位于中间的金属铜层、设置在金属铜层下方的第二金属层以及覆盖在金属铜层上方的第二金属氧化物层。本发明还提供一种薄膜晶体管阵列基板的制作方法及显示面板。

技术领域

本发明涉及显示技术领域，特别是涉及一种薄膜晶体管阵列基板及其制作方法和显示面板。

背景技术

随着信息时代的发展，显示屏作为人机传递界面应用，各种规格需求日益提升，非晶硅(a-Si)驱动器件受限性能偏低，因此必须更换高电子迁移率材料器件取代以满足产品性能规格；而随着显示屏幕解析度、功耗等要求提升，低阻抗金属搭配使用亦是趋势。

金属氧化物半导体(metal oxide semiconductor，MOS)相对于非晶硅具有更高电子迁移率、更低漏电、器件制程多数相容等优势，金属氧化物材料例如常见的有铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)。由于金属氧化物器件的高迁移率特点，常用于高端高规格产品，因此会搭配铜制程，因为金属铜(Cu)具备低阻抗优势，可以同步地减少走线的电阻电容(RC)延迟和器件需要的充电时间，两者搭配能提供高解析度、低功耗需求，适合各种显示器产品导入量产。

金属氧化物层晶体管(MOS-TFT)有两种常见的结构：蚀刻阻挡型(Etch StopLayer，ESL)和背沟道蚀刻型(Back Channel Etch，BCE)。蚀刻阻挡型MOS-TFT在源极和漏极蚀刻的时候，蚀刻阻挡层对薄膜晶体管的沟道有保护作用，但比背沟道蚀刻型MOS-TFT多一道构图工艺。背沟道蚀刻型MOS-TFT因为无需蚀刻阻挡层，节省了一道构图工艺，可以兼容当前大规模量产的硅基生产工艺，因而具有相对更低的生产成本和技术优势。

图1所示为其中一种背沟道蚀刻型MOS-TFT的结构示意图，包括：衬底50、栅极51、栅极绝缘层52、有源层53、源极54a和漏极54b，其中有源层53采用金属氧化物(例如IGZO)，源54a和漏极54b采用金属铜。背沟道蚀刻型MOS-TFT在源极漏极蚀刻的时候薄膜晶体管的有源层53容易受到损伤，即对构成有源层53的金属氧化物材料有损伤，导致背沟道蚀刻型MOS-TFT的电学性能下降。因此，在蚀刻形成源极54a和漏极54b之后，需利用等离子体(例如N₂O、O₂等)进行处理，或者进行退火处理(annealing)，以改善有源层损伤，但等离子体处理或退火处理(在图1中以多个带折线的箭头的形式示意该处理步骤)容易在源极54a和漏极54b的金属铜表面产生铜氧化形成一层氧化层540的问题，会影响源极漏极的性能。

图2所示为另一种背沟道蚀刻型MOS-TFT的结构示意图，如图2所示，背沟道蚀刻型MOS-TFT的源极54a和漏极54b采用三层结构，即在源极54a和漏极54b的金属铜层541的下面设置一层底金属层542并在金属铜层541的上面覆盖一层顶金属层543进行保护，如采用钼(Mo)或钼铌合金(MoNb)作为底金属层542和顶金属层543的金属材料，但三层金属结构存在因铜酸蚀刻速率过快容易造成顶金属层532脱离即peeling(如图2中虚线椭圆A处所示)，以及因三层金属之间的蚀刻速率不一致造成金属铜表面大面积露出而未被覆盖保护(如图2中虚线椭圆B处所示)等问题，造成薄膜晶体管的良率、稳定性、电学性能等受到影响。

发明内容

本发明的目的在于提供一种薄膜晶体管阵列基板及其制作方法，将铜制程结合运用于背沟道蚀刻型金属氧化物薄膜晶体管中，并能确保铜金属完整与信赖性。

本发明实施例提供一种薄膜晶体管阵列基板，包括：

衬底；

位于衬底上由第一金属层经图案化形成的栅极；

覆盖栅极的栅极绝缘层；