[发明专利]读取加速器电路在审
| 申请号： | 202211369502.2 | 申请日： | 2022-11-03 |
| 公开（公告）号： | CN116072164A | 公开（公告）日： | 2023-05-05 |
| 发明（设计）人： | 达尔曼德拉·库马尔·拉伊;莫希特·古普塔;比詹·库马尔·高希;穆罕默德·拉希姆·昌德·塞科 | 申请（专利权）人： | 安华高科技股份有限公司 |
| 主分类号： | G11C7/10 | 分类号： | G11C7/10;G11C7/06;G11C11/413 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 林斯凯 |
| 地址： | 新加坡*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 读取 加速器 电路 | ||
1.一种电路，其包括：
多个存储器存储体；
对于每一对存储器存储体，局部输出电路，其包括：
感测放大器，所述感测放大器具有耦合到所述一对存储器存储体的互补位线的输入；及
数据线驱动器，所述数据线驱动器具有耦合到所述感测放大器的输出的输入及耦合到数据线的输出；
输出锁存器，所述输出锁存器耦合到所述数据线；及
读取加速器电路，其包括：
反相器链，所述反相器链具有耦合到所述数据线的输入；
感测电路，所述感测电路具有耦合到所述反相器链的输出及所述数据线的输入，其中所述感测电路经配置以感测朝向所述数据线上的电源电压的上升或朝向所述数据线上的接地电压的下降；及
放大电路，所述放大电路具有耦合到所述感测电路的输出的输入及耦合到所述数据线的输出，其中所述放大电路经配置以基于由所述感测电路输出的放大启用信号而朝向所述电源电压或朝向所述接地电压放大所述数据线。
2.根据权利要求1所述的电路，其中所述感测电路包括：
NAND门，所述NAND门具有耦合到所述数据线的第一输入及耦合到所述反相器链的所述输出的第二输入；及
NOR门，所述NOR门具有耦合到所述数据线的第一输入及耦合到所述反相器链的所述输出的第二输入。
3.根据权利要求2所述的电路，其中所述放大电路包括：
p型晶体管；及
n型晶体管，
其中所述p型晶体管的源极耦合到所述电源电压，所述p型晶体管的栅极耦合到所述NAND门的所述输出，并且所述p型晶体管的漏极耦合到所述数据线，并且其中所述n型晶体管的所述源极耦合到所述接地电压，所述n型晶体管的所述栅极耦合到所述NOR门的所述输出，并且所述n型晶体管的所述漏极耦合到所述数据线。
4.根据权利要求1所述的电路，其中所述反相器链包括串联布置的三个反相器。
5.一种加速器电路，其包括：
反相器链，所述反相器链具有耦合到数据线的输入；
感测电路，所述感测电路具有耦合到所述反相器链的输出及所述数据线的输入，其中所述感测电路经配置以感测朝向所述数据线上的电源电压的上升或朝向所述数据线上的接地电压的下降；及
放大电路，所述放大电路具有耦合到所述感测电路的输出的输入及耦合到所述数据线的输出，其中所述放大电路经配置以基于由所述感测电路输出的放大启用信号而朝向所述电源电压或朝向所述接地电压放大所述数据线。
6.根据权利要求5所述的加速器电路，其中所述感测电路包括：
NAND门，所述NAND门具有耦合到所述数据线的第一输入及耦合到所述反相器链的所述输出的第二输入；及
NOR门，所述NOR门具有耦合到所述数据线的第一输入及耦合到所述反相器链的所述输出的第二输入。
7.根据权利要求6所述的加速器电路，其中所述放大电路包括：
p型晶体管；及
n型晶体管，
其中所述p型晶体管的源极耦合到所述电源电压，所述p型晶体管的栅极耦合到所述NAND门的所述输出，并且所述p型晶体管的漏极耦合到所述数据线，并且其中所述n型晶体管的所述源极耦合到所述接地电压，所述n型晶体管的所述栅极耦合到所述NOR门的所述输出，并且所述n型晶体管的所述漏极耦合到所述数据线。
8.根据权利要求5所述的加速器电路，其中所述反相器链包括串联布置的三个反相器。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于安华高科技股份有限公司，未经安华高科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202211369502.2/1.html，转载请声明来源钻瓜专利网。
