[发明专利]读取加速器电路

说明书

本申请涉及读取加速器电路。提供一种加速器电路，所述加速器电路包含反相器链，所述反相器链具有耦合到数据线的输入；及感测电路，所述感测电路具有耦合到所述反相器链的输出及所述数据线的输入。所述感测电路经配置以感测朝向所述数据线上的电源电压的上升或朝向所述数据线上的接地电压的下降。所述加速器电路进一步包含放大电路，所述放大电路具有耦合到所述感测电路的输出的输入及耦合到所述数据线的输出，其中所述放大电路经配置以基于由所述感测电路输出的放大启用信号而朝向所述电源电压或朝向所述接地电压放大所述数据线。

技术领域

本说明书大体上涉及感测电路，包含用于感测及放大数据线上的跃迁的电路。

背景技术

随着每一代半导体制造技术的发展，特征尺寸减小。然而，用于半导体制造的金属层的电阻不按与晶体管尺寸相同的比例缩放。金属电阻可能会阻碍性能的改进，而较小的特征尺寸会改进性能。

发明内容

在一个方面中，本申请涉及一种电路，其包括：多个存储器存储体；对于每一对存储器存储体，局部输出电路，其包括：感测放大器，所述感测放大器具有耦合到所述一对存储器存储体的互补位线的输入；及数据线驱动器，所述数据线驱动器具有耦合到所述感测放大器的输出的输入及耦合到数据线的输出；输出锁存器，所述输出锁存器耦合到所述数据线；及读取加速器电路，其包括：反相器链，所述反相器链具有耦合到所述数据线的输入；感测电路，所述感测电路具有耦合到所述反相器链的输出及所述数据线的输入，其中所述感测电路经配置以感测朝向所述数据线上的电源电压的上升或朝向所述数据线上的接地电压的下降；及放大电路，所述放大电路具有耦合到所述感测电路的输出的输入及耦合到所述数据线的输出，其中所述放大电路经配置以基于由所述感测电路输出的放大启用信号而朝向所述电源电压或朝向所述接地电压放大所述数据线。

在另一方面中，本申请涉及一种加速器电路，其包括：反相器链，所述反相器链具有耦合到数据线的输入；感测电路，所述感测电路具有耦合到所述反相器链的输出及所述数据线的输入，其中所述感测电路经配置以感测朝向所述数据线上的电源电压的上升或朝向所述数据线上的接地电压的下降；及放大电路，所述放大电路具有耦合到所述感测电路的输出的输入及耦合到所述数据线的输出，其中所述放大电路经配置以基于由所述感测电路输出的放大启用信号而朝向所述电源电压或朝向所述接地电压放大所述数据线。

附图说明

在所附权利要求书中阐述本发明技术的某些特征。然而，出于阐释的目的，在以下图式中阐述本发明技术的若干实施例。

图1说明根据本发明技术的方面的静态随机存取存储器(SRAM)架构。

图2说明根据本发明技术的方面的静态随机存取存储器(SRAM)架构。

图3是说明根据本发明技术的方面的读取加速器电路的操作的一系列图形。

具体实施方式

下文阐述的详细描述旨在描述本发明技术的各种配置，而并不旨在表示其中可实践本发明技术的唯一配置。附图并入本文中且构成详细描述的一部分。详细描述包含出于提供对本发明技术的透彻理解的目的的具体细节。然而，本发明技术不限于本文中阐述的具体细节且可使用一或多个其它实施方案实践。在一或多个实施方案中，结构及组件以框图形式展示，以免使本发明技术的概念模糊不清。

图1说明根据本发明技术的方面的静态随机存取存储器(SRAM)架构。然而，并非所有的所描绘组件可在所有实施方案中使用，且一或多个实施方案可包含额外或与图中所示的那些不同的组件。可在不脱离如本文所阐述的权利要求书的精神或范围的情况下，对组件的布置及类型作出变化。可提供额外组件、不同组件或较少组件。