[发明专利]减少闪存器件浮栅多晶硅损失的方法在审
申请号: | 202211373081.0 | 申请日: | 2022-11-03 |
公开(公告)号: | CN115589730A | 公开(公告)日: | 2023-01-10 |
发明(设计)人: | 姚春;杜怡行;王壮壮;张超然 | 申请(专利权)人: | 华虹半导体(无锡)有限公司 |
主分类号: | H10B41/30 | 分类号: | H10B41/30;H01L21/28;H01L21/306;H01L21/3065;H01L21/308;H01L21/762;H01L21/763 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 焦健 |
地址: | 214028 江*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 减少 闪存 器件 多晶 损失 方法 | ||
1.一种减少闪存器件浮栅多晶硅损失的方法,其特征在于,所述方法包括:
提供一半导体结构,包括浮栅多晶硅层、硬掩膜层及浅沟槽隔离结构,其中,所述硬掩膜层形成于所述浮栅多晶硅层的表面,所述浅沟槽隔离结构穿过所述浮栅多晶硅层及所述硬掩膜层,包括第一浅沟槽隔离结构及第二浅沟槽隔离结构,且所述第一浅沟槽隔离结构位于存储器件区,所述第二浅沟槽隔离结构位于外围器件区;
对所述浅沟槽隔离结构进行湿法刻蚀;
于所述外围器件区形成掩膜层以保护所述第二浅沟槽隔离结构,并以所述硬掩膜层为掩膜对所述第一浅沟槽隔离结构进行第一刻蚀深度的第一刻蚀工艺及第二刻蚀深度的第二刻蚀工艺;
去除所述掩膜层,并以所述硬掩膜层为掩膜对所述第一浅沟槽隔离结构及所述第二浅沟槽隔离结构进行第三刻蚀深度的第三刻蚀工艺;
利用湿法刻蚀去除所述硬掩膜层。
2.根据权利要求1所述的减少闪存器件浮栅多晶硅损失的方法,其特征在于,所述第一刻蚀深度为150埃~200埃;所述第二刻蚀深度为450埃~500埃;所述第三刻蚀深度为100埃~150埃。
3.根据权利要求1所述的减少闪存器件浮栅多晶硅损失的方法,其特征在于,所述硬掩膜层的材质包括氮化硅。
4.根据权利要求1所述的减少闪存器件浮栅多晶硅损失的方法,其特征在于,所述第一刻蚀工艺为干法刻蚀;所述第二刻蚀工艺为湿法刻蚀;所述第三刻蚀工艺为干法刻蚀。
5.根据权利要求1~4任一项所述的减少闪存器件浮栅多晶硅损失的方法,其特征在于,所述掩膜层的材质为光刻胶。
6.根据权利要求5所述的减少闪存器件浮栅多晶硅损失的方法,其特征在于,所述光刻胶为负胶。
7.根据权利要求6所述的减少闪存器件浮栅多晶硅损失的方法,其特征在于,采用干法刻蚀工艺及湿法刻蚀工艺去除所述掩膜层。
8.根据权利要求1所述的减少闪存器件浮栅多晶硅损失的方法,其特征在于,对所述浅沟槽隔离结构进行湿法刻蚀之前,所述方法包括对所述浅沟槽隔离结构进行化学机械研磨的步骤。
9.根据权利要求1所述的减少闪存器件浮栅多晶硅损失的方法,其特征在于,所述半导体结构还包括半导体衬底及隧穿氧化层,所述隧穿氧化层形成于所述半导体衬底的表面,此时,所述浮栅多晶硅层形成于所述隧穿氧化层的表面,所述浅沟槽隔离结构的底部位于所述半导体衬底内。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华虹半导体(无锡)有限公司,未经华虹半导体(无锡)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211373081.0/1.html,转载请声明来源钻瓜专利网。