[发明专利]减少闪存器件浮栅多晶硅损失的方法

说明书

本发明提供一种减少闪存器件浮栅多晶硅损失的方法，方法包括：提供一半导体结构，包括浮栅多晶硅层、硬掩膜层及浅沟槽隔离结构，其中，浅沟槽隔离结构包括第一浅沟槽隔离结构及第二浅沟槽隔离结构；对浅沟槽隔离结构进行湿法刻蚀；于外围器件区形成掩膜层以保护第二浅沟槽隔离结构，并对第一浅沟槽隔离结构进行第一刻蚀深度的第一刻蚀工艺及第二刻蚀深度的第二刻蚀工艺；去除掩膜层，并对第一浅沟槽隔离结构及第二浅沟槽隔离结构进行第三刻蚀深度的第三刻蚀工艺；湿法刻蚀去除硬掩膜层。通过本发明解决了现有的调节浅沟槽隔离结构与浮栅多晶硅台阶高度差的方法造成浮栅多晶硅产生的损失较多的问题。

技术领域

本发明涉及半导体技术领域，特别是涉及一种减少闪存器件浮栅多晶硅损失的方法。

背景技术

ETOX(EPROM with Tunnel Oxide或者Erasable Programmable Read OnlyMemory with Tunnel Oxide，可擦除可编程只读寄存器隧道氧化层)NOR(或非)型闪存属于一种非易失性闪存，其特点是应用程序可以直接在闪存内运行，而不必把代码读到系统随机存储器中，从而使其具有较高的传输效率，因此，该类型闪存的应用比较广泛。

而在利用SAP(Self-Align Poly，自对准浮栅)制作ETOX NOR闪存器件的工艺中，CRS刻蚀之前浮栅已经形成，因此，在进行刻蚀工艺以形成浅沟槽隔离结构与浮栅多晶硅层的台阶高度差时，会导致浮栅多晶硅的损失增加，以及器件结构整体的均匀性变差。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种减少闪存器件浮栅多晶硅损失的方法，用于解决以现有的调节浅沟槽隔离结构与浮栅多晶硅台阶高度差的方法造成浮栅多晶硅产生的损失较多的问题。

为实现上述目的及其他相关目的，本发明提供一种减少闪存器件浮栅多晶硅损失的方法，所述方法包括：

提供一半导体结构，包括浮栅多晶硅层、硬掩膜层及浅沟槽隔离结构，其中，所述硬掩膜层形成于所述浮栅多晶硅层的表面，所述浅沟槽隔离结构穿过所述浮栅多晶硅层及所述硬掩膜层，包括第一浅沟槽隔离结构及第二浅沟槽隔离结构，且所述第一浅沟槽隔离结构位于存储器件区，所述第二浅沟槽隔离结构位于外围器件区；

对所述浅沟槽隔离结构进行湿法刻蚀；

于所述外围器件区形成掩膜层以保护所述第二浅沟槽隔离结构，并以所述硬掩膜层为掩膜对所述第一浅沟槽隔离结构进行第一刻蚀深度的第一刻蚀工艺及第二刻蚀深度的第二刻蚀工艺；

去除所述掩膜层，并以所述硬掩膜层为掩膜对所述第一浅沟槽隔离结构及所述第二浅沟槽隔离结构进行第三刻蚀深度的第三刻蚀工艺；

利用湿法刻蚀去除所述硬掩膜层。

可选地，所述第一刻蚀深度为150埃～200埃；所述第二刻蚀深度为450埃～500埃；所述第三刻蚀深度为100埃～150埃。

可选地，所述硬掩膜层的材质包括氮化硅。

可选地，所述第一刻蚀工艺为干法刻蚀；所述第二刻蚀工艺为湿法刻蚀；所述第三刻蚀工艺为干法刻蚀。

可选地，所述掩膜层的材质为光刻胶。

可选地，所述光刻胶为负胶。

可选地，采用干法刻蚀工艺及湿法刻蚀工艺去除所述掩膜层。

可选地，对所述浅沟槽隔离结构进行湿法刻蚀之前，所述方法包括对所述浅沟槽隔离结构进行化学机械研磨的步骤。

可选地，所述半导体结构还包括半导体衬底及隧穿氧化层，所述隧穿氧化层形成于所述半导体衬底的表面，此时，所述浮栅多晶硅层形成于所述隧穿氧化层的表面，所述浅沟槽隔离结构的底部位于所述半导体衬底内。