[发明专利]一种基于FPGA的异步BiSS-C协议解码方法

说明书

本公开的基于FPGA的异步BiSS‑C协议解码方法，FPGA包括波特率时钟模块、BiSS‑C数据解码模块和CRC校验模块；通过利用所述波特率时钟模块采样SLO线传输的编码器位置数据；基于BiSS‑C数据协议，利用所述BiSS‑C数据解码模块对SLO线传输的编码器位置数据进行解码，得到所述编码器位置数据的解码数据；用于当检测到编码器位置数据解码完成标志后，所述CRC校验模块将所述编码器位置数据的解码数据移入到寄存器得到所述编码器位置数据的CRC校验码，比较所述编码器位置数据的CRC码和CRC校验码，若两者一致，得到所述编码器位置数据。以解决在异步时钟下利用FPGA解析BiSS‑C协议传输的编码器位置信息的问题。

技术领域

本发明属于光栅编码器数据采集技术领域，特别涉及一种基于FPGA的异步BiSS-C协议解码方法。

背景技术

BISS通信协议是一种全双工同步串行总线通信协议，专门为满足实时、双向、高速的传感器通信而设计。BISS通信协议目前的版本是BISS-C，在伺服系统中，编码器大多使用BISS-C协议。在BISS-C协议中，通信双方分别为主站和从站，编码器作为从站，而伺服驱动器或者运动控制器作为主站，主站通过BISS-C协议读取编码器采集的位置信息。BISS-C协议分为传感器模式和寄存器模式两种通信方式，传感器模式下主站只能读取到从站发送的传感器信息，而寄存器模式下可以获取到从站所有开放的信息以及设置从站参数。

现有关于BiSS-C协议在FPGA中的处理技术都是基于同步时钟进行的，即BiSS-C协议中的主信号MA作为FPGA的操作时钟。而在有些应用场合，主信号MA信号不经过FPGA，而由编码器的转动控制板发送给编码器，在这种情况下，需要FPGA在异步时钟下解析BiSS-C传输的位置数据，国内并没有相关文献对此类情况如何处理作出说明。此外，对于BiSS-C协议解码的FPGA软件实现，国内没有详实的资料进行公开说明。

发明内容

本发明克服了现有技术的不足之一，提供了一种基于FPGA的异步BiSS-C协议解码方法，以解决在异步时钟下利用FPGA解析BiSS-C协议传输的编码器位置信息的问题。

根据本公开的一方面，本发明提供一种基于FPGA的异步BiSS-C协议解码方法，所述FPGA包括波特率时钟模块、BiSS-C数据解码模块和CRC校验模块，所述方法包括：

利用所述波特率时钟模块采样SLO线传输的编码器位置数据；

基于BiSS-C数据协议，利用所述BiSS-C数据解码模块对SLO线传输的编码器位置数据进行解码，得到所述编码器位置数据的解码数据；

用于当检测到编码器位置数据解码完成标志后，所述CRC校验模块将所述编码器位置数据的解码数据移入到寄存器得到所述编码器位置数据的CRC校验码，比较所述编码器位置数据的CRC码和CRC校验码，若两者一致，得到所述编码器位置数据。

在一种可能的实现方式中，所述利用所述波特率时钟模块采样SLO线传输的编码器位置数据，包括：

将所述波特率时钟模块的系统时钟信号分频得到所述波特率时钟模块的波特率时钟信号；

基于所述波特率时钟模块的波特率时钟信号的频率采样SLO线传输的编码器位置数据。

在一种可能的实现方式中，所述基于BiSS-C数据协议，利用所述BiSS-C数据解码模块对SLO线传输的编码器位置数据进行解码，包括：

基于BiSS-C数据协议的数据帧格式设置所述BiSS-C数据解码模块的状态机；

利用所述BiSS-C数据解码模块的状态机对SLO线传输的编码器位置数据进行解码；

其中，所述状态机包括WAIT状态，IDLE状态，ACK状态，START状态、ZERO状态和DATA状态。