[发明专利]一种集成式芯片封装方法、封装单元、基板及电子产品

说明书

本发明公开了一种集成式芯片封装方法、封装单元、基板及电子产品。该封装方法包括以下步骤：在基板上预先制备分区屏蔽柱；在分区屏蔽柱的两侧分别设置不同芯片或器件；通过塑封工艺形成不低于分区屏蔽柱的塑封材；切割为封装单元后，在塑封材外表面覆盖与分区屏蔽柱连接的电磁屏蔽层。本发明通过在基板表面预制铜柱实现分区屏蔽，工艺简单，成本低。

技术领域

本发明涉及一种集成式芯片封装方法，同时也涉及相应的集成式芯片封装单元，还涉及相应的集成式芯片封装用基板及电子产品，属于芯片封装技术领域。

背景技术

为适应智能手机、平板电脑、笔记本电脑等便携式电子产品小、轻、薄、低成本等需求，半导体器件的小型化和低成本的要求越来越高，各种新型的芯片封装技术，例如芯片尺寸封装(CSP)、多芯片组件(MCM)和系统级封装(SIP)技术应运而生。

系统级封装(SIP)技术是将不同功能的芯片和被动器件集成在一个封装内形成具有复杂功能的模块，以使整机系统小型化，提高半导体功能和密度。在SIP模块中，不同器件间的信号会产生电磁干扰(简写为EMI)，进而影响整个模块的功能。对此，分区屏蔽(Compartmental Shielding，简写为CPS)技术是一种有效的电磁屏蔽方式。

目前，主流的分区屏蔽技术采用如下的工艺流程：将芯片和被动器件贴装到基板上，随后将基板塑封，接着采用激光贯穿位于器件间的塑封料，将基板表面的接地焊盘露出，并在激光形成的沟槽内注入导电胶水形成屏蔽体。最后采用溅射、喷涂、电镀等方式在封装表面形成一层导电屏蔽层。接地的导电屏蔽层和导电胶水共同作用实现了SIP模块相对其它器件的电磁屏蔽以及模块内不同器件间的屏蔽。但是，现有分区屏蔽技术的缺点在于激光开槽及填充导电胶水的工艺复杂。此外，用于填充的导电胶水价格昂贵且流动性差，对沟槽的填充性不好，容易产生空隙或孔洞，使整个模组的屏蔽性能弱化。

为此，业界需要一种工艺简单、成本低并且屏蔽效果良好的SIP封装结构。

发明内容

本发明所要解决的首要技术问题在于提供一种集成式芯片封装方法。

本发明所要解决的另一技术问题在于提供一种集成式芯片封装单元。

本发明所要解决的又一技术问题在于提供一种集成式芯片封装用基板及电子产品。

为了实现上述目的，本发明采用以下的技术方案：

根据本发明实施例的第一方面，提供一种集成式芯片封装方法，包括以下步骤：

在基板上预先制备分区屏蔽柱；

在所述分区屏蔽柱的两侧分别设置不同芯片或器件；

通过塑封工艺形成不低于所述分区屏蔽柱的塑封材；

切割为封装单元后，在所述塑封材外表面覆盖与所述分区屏蔽柱连接的电磁屏蔽层。

其中较优地，所述在基板上预先制备分区屏蔽柱的步骤包括：

S11：在基板基材上形成接地连接垫；

S12：在基板基材和接地连接垫上覆盖干膜；

S13：在接地连接垫上形成贯穿干膜的填充孔；

S14：利用填充孔中形成分区屏蔽柱。

其中较优地，所述在基板上预先制备分区屏蔽柱的步骤包括：

S311：在基板基材上形成接地连接垫；

S312：在基板基材和接地连接垫上覆盖干膜；

S313：在接地连接垫上形成贯穿干膜的填充孔；

S314：利用填充孔中形成分区屏蔽柱。