[发明专利]打线式电磁屏蔽结构、屏蔽方法、电路结构和电子设备

说明书

本发明公开了一种打线式电磁屏蔽结构、屏蔽方法、电路结构和电子设备。该打线式电磁屏蔽结构包括基板，基板内预设有功能电路，基板的表面设有多个接地连接垫，多个接地连接垫共同围设成待屏蔽区域；芯片，贴装于基板的表面，并位于待屏蔽区域内；多根屏蔽导线，屏蔽导线的第一端与接地连接垫连接，屏蔽导线的第二端与芯片连接；塑封体，塑封于基板的表面，并覆盖芯片，各屏蔽导线的顶端均凸伸出塑封体的顶面；电磁屏蔽层，盖设于塑封体的顶面，以同时与各屏蔽导线的顶端导电接触。本发明通过在基板与芯片之间进行打线，从而使得多根屏蔽导线能够与电磁屏蔽层紧密接触，不会出现接触不良而导致电磁屏蔽失效的情况。

技术领域

本发明涉及一种打线式电磁屏蔽结构，同时也涉及一种相应的电磁屏蔽方法，以及包括该电磁屏蔽结构的电路结构和电子设备，属于电磁屏蔽技术领域。

背景技术

随着半导体技术的快速发展，一些产品需要对封装中的芯片进行电磁屏蔽，或者对封装内部不同芯片进行分腔电磁屏蔽隔离。目前，一般通过在封装结构中塑封体的外部覆盖电磁屏蔽层，该电磁屏蔽层与封装结构中基板侧壁的接地线相连，以起到电磁屏蔽效果。然而，利用电镀或溅射等方式形成的电磁屏蔽层在封装结构体的侧壁会有脱落与不致密等现象，使得基板侧壁的接地线与电磁屏蔽层连接不牢固，从而无法稳定地进行电磁屏蔽。

在申请号为202010627806.9的中国发明申请中，公开了一种电磁屏蔽封装结构及其制造方法。该封装结构包括基板，基板表面设置有基板线路和接地焊盘，接地焊盘区域设置有芯片，芯片侧向安装，芯片侧面露出内部的接地线路，芯片背面覆盖有金属层，芯片底部露出的接地线路和金属层与接地焊盘电性连接，基板线路上设置有多个电子元件，芯片位于多个电子元件之间，芯片和多个电子元件外围包封有塑封料，芯片顶部露出于塑封料表面，塑封料表面设置有电磁屏蔽层，芯片顶部露出的接地线路和金属层与电磁屏蔽层相连接。该技术方案以侧装芯片作为内电磁屏蔽层以隔绝电子元件间的影响，减少封装流程步骤和封装尺寸。

发明内容

本发明所要解决的首要技术问题在于提供一种打线式电磁屏蔽结构。

本发明所要解决的另一技术问题在于提供一种相应的电磁屏蔽方法。

本发明所要解决的又一技术问题在于提供一种包括该电磁屏蔽结构的电路结构。

本发明所要解决的再一技术问题在于提供一种包括该电磁屏蔽结构的电子设备。

为了实现上述目的，本发明采用以下的技术方案：

根据本发明实施例的第一方面，提供一种打线式电磁屏蔽结构，包括：

基板，所述基板内预设有功能电路，所述基板的表面设有多个接地连接垫，所述多个接地连接垫共同围设成待屏蔽区域；

芯片，贴装于所述基板的表面，并位于所述待屏蔽区域内；

多根屏蔽导线，所述屏蔽导线的第一端与所述接地连接垫连接，所述屏蔽导线的第二端与所述芯片连接；

塑封体，塑封于所述基板的表面，并覆盖所述芯片，各所述屏蔽导线的顶端均凸伸出所述塑封体的顶面；

电磁屏蔽层，盖设于所述塑封体的顶面，以同时与各所述屏蔽导线的顶端导电接触。

其中较优地，所述屏蔽导线的顶端与所述基板的表面具有第一高度，所述塑封体具有第二高度，所述第一高度大于所述第二高度。

其中较优地，所述屏蔽导线的顶端与所述基板的表面具有第一高度，所述塑封体具有第二高度，所述塑封体具有第三高度的研磨部；

所述第一高度大于所述第二高度与所述第三高度的高度差。

其中较优地，所述多个接地连接垫共同围设成多个待屏蔽区域，各所述待屏蔽区域均具有与所述芯片的形状相匹配的预设形状。