[发明专利]一种半导体介质层结构及制作方法在审
申请号: | 202211399824.1 | 申请日: | 2022-11-09 |
公开(公告)号: | CN115579401A | 公开(公告)日: | 2023-01-06 |
发明(设计)人: | 李杰英;单亚东;胡丹;谢刚 | 申请(专利权)人: | 广微集成技术(深圳)有限公司 |
主分类号: | H01L29/872 | 分类号: | H01L29/872;H01L29/06;H01L21/329 |
代理公司: | 深圳市精英专利事务所 44242 | 代理人: | 王暄 |
地址: | 518000 广东省深圳市南山区粤*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 半导体 介质 结构 制作方法 | ||
1.一种半导体介质层结构,其特征在于,所述半导体介质层结构包括半导体衬底,所述半导体衬底表面设有外延层,所述外延层设有多个沟槽,所述外延层表面设有热氧化层,所述沟槽内填充有原位掺杂多晶硅,所述原位掺杂多晶硅与沟槽之间形成有栅氧化层,所述沟槽相邻的热氧化层表面设有氮化硅层,所述沟槽内多晶硅的填充高度落于半导体界面上方的200~400nm范围内,所述氮化硅层表面设有第一淀积氧化层,所述第一淀积氧化层表面设有第二淀积氧化层,所述第二淀积氧化层以及所述氮化硅层以及所述热氧化层的一部分镂空形成接触孔,所述接触孔侧壁附着有所述第一淀积氧化层,所述接触孔内的底端延伸至所述外延层表面,使所述外延层裸露,且所述接触孔底部内的底端边缘延伸至所述原位掺杂多晶硅,露出所述沟槽内壁的栅氧化层,所述第二淀积氧化层和栅氧化层共同形成所述原位掺杂多晶硅的侧墙结构。
2.根据权利要求1所述的半导体介质层结构,其特征在于,所述热氧化层的厚度为27~33nm。
3.根据权利要求1所述的半导体介质层结构,其特征在于,所述氮化硅层的厚度不低于500nm。
4.根据权利要求1所述的半导体介质层结构,其特征在于,所述第一淀积氧化层的厚度为360~440nm。
5.根据权利要求1所述的半导体介质层结构,其特征在于,所述第二淀积氧化层的厚度为180~220nm。
6.一种如权利要求1-5任一项所述的半导体介质层结构的制作方法,其特征在于,所述制作方法包括:
步骤一、在半导体的外延层上生长热氧化层,再在所述热氧化层的表面淀积氮化硅层;
步骤二、通过刻蚀工艺在所述热氧化层和氮化硅层上刻蚀出沟槽的窗口;
步骤三、利用所述窗口在所述外延层上刻蚀沟槽,在每一所述沟槽内壁生成热氧化层作为栅氧化层;
步骤四、淀积原位掺杂多晶硅,并对其进行回刻,使原位掺杂多晶硅界面落在半导体界面以上的200~400nm范围内;
步骤五、在所述氮化硅层和回刻结束后的原位掺杂多晶硅的表面进行淀积,生成第一淀积氧化层;
步骤六、在所述第一淀积氧化层表面进行光刻胶涂布及光刻,形成的光刻胶图形作为接触孔刻蚀的掩蔽层;
步骤七、基于所述光刻胶图形,通过干法刻蚀对相应位置的所述第一淀积氧化层进行刻蚀,直至露出所述氮化硅层和原位掺杂多晶硅,形成接触孔;
步骤八、将光刻胶去除干净,对接触孔内裸露的所述氮化硅层进行腐蚀,直至接触孔内裸露的所述氮化硅层腐蚀干净;
步骤九、在所述第一淀积氧化层和接触孔内裸露的所述原位掺杂多晶硅的表面进行淀积,生成第二淀积氧化层;
步骤十、对所述第二淀积氧化层进行刻蚀,刻蚀量控制在330±30nm,刻蚀后剩余的所述第二淀积氧化层和栅氧化层共同形成所述原位掺杂多晶硅的侧墙结构,得到半导体介质层结构。
7.根据权利要求6所述的半导体介质层结构的制作方法,其特征在于,所述通过干法刻蚀对相应位置的所述第一淀积氧化层进行刻蚀,直至露出氮化硅层和原位掺杂多晶硅之后,还包括:
对所述第一淀积氧化层进行湿法腐蚀,直至所述接触孔内的第一淀积氧化层腐蚀干净。
8.根据权利要求6所述的半导体介质层结构的制作方法,其特征在于,通过湿法腐蚀对接触孔内裸露的所述氮化硅层进行腐蚀。
9.根据权利要求8所述的半导体介质层结构的制作方法,其特征在于,通过磷酸对接触孔内裸露的所述氮化硅层进行湿法腐蚀。
10.根据权利要求6所述的半导体介质层结构的制作方法,其特征在于,通过干法刻蚀对所述第二淀积氧化层进行刻蚀。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广微集成技术(深圳)有限公司,未经广微集成技术(深圳)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211399824.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类