[发明专利]安全集成电路及其操作方法、电子装置

说明书

本申请提供了一种安全集成电路及其操作方法、电子装置。一种安全集成电路包括：存储器，其包括第一寄存器和第二寄存器；令牌生成电路，其被配置为：基于在执行操作之前利用第一寄存器提取的第一关注的比特生成第一数据，通过转换第一数据生成第一令牌，基于在执行操作之后利用第二寄存器提取的第二关注的比特生成第二数据，以及通过转换第二数据生成第二令牌；以及错误检测电路，其被配置为通过将第一令牌与第二令牌进行比较，来检测第一关注的比特或第二关注的比特的错误。

相关申请的交叉引用

本申请基于并要求于2021年11月12日和于2022年5月24日在韩国知识产权局提交的韩国专利申请No.10-2021-0156061和No.10-2022-0063593的优先权，这两个申请的公开以引用方式全文并入本文中。

技术领域

本公开涉及一种安全集成电路(IC)及其操作方法，更具体地说，涉及一种用于检测寄存器中的错误比特的安全IC及其操作方法、电子装置。

背景技术

近来，随着有线和无线通信技术以及智能装置相关技术的快速发展，为了在嵌入式系统环境中安全使用装置，建立安全系统的必要性也越来越大。

具体地说，对于安全集成电路(IC)，需要保证数据完整性，以防止重要数据在电子装置执行操作期间响应外部装置发起的故障攻击而被修改。为此，最近的安全IC使用XOR方案、奇偶校验方案、双触发器方案等来检测数据修改导致的错误比特。

然而，XOR方案和奇偶校验方案不能检测到超过一比特的多比特错误，而双触发器方案会导致存储器开销过大，因此，XOR方案、奇偶校验方案和双触发器方案在基于轻量级存储器的嵌入式系统中用作数据错误检测方案均有局限。因此，需要安全IC来保证嵌入式系统中的数据完整性。

发明内容

本公开提供了一种通过检测寄存器中的错误比特确保数据完整性的安全集成电路(IC)。

本公开还提供了一种用于通过检测寄存器中的错误比特确保数据完整性的安全IC的操作方法。

本公开的技术问题不限于上述技术问题，从下面的描述中，对于本领域的普通技术人员来说，可以清楚地理解以上未描述的其他技术问题。

根据本公开的一方面，提供了一种安全集成电路(IC)，该安全IC包括：存储器，其包括第一寄存器和第二寄存器；令牌生成电路，其被配置为：基于在执行操作之前从第一寄存器中提取的第一关注的比特生成第一数据，通过转换第一数据生成第一令牌，基于在执行操作之后从第二寄存器中提取的第二关注的比特生成第二数据，以及通过转换第二数据生成第二令牌；以及错误检测电路，其被配置为通过将第一令牌与第二令牌进行比较，来检测关于第一关注的比特或第二关注的比特的错误。

错误检测电路还可被配置为：基于第一令牌和第二令牌之间的差值为零的比较的结果，确定关于第一关注的比特或第二关注的比特未出现错误。

错误检测电路还可被配置为：基于第一令牌和第二令牌之间的差值不为零的比较的结果，确定关于第一关注的比特或第二关注的比特已出现错误。

错误检测电路还可被配置为：基于第一令牌与第二令牌之间的比较的结果识别至少一个出现错误的比特的数量或者至少一个出现错误的比特的位置。

错误检测电路还可被配置为：基于第一令牌和第二令牌之间的差值不为零的比较的结果，将错误计数值增加1；以及基于错误计数值大于参考值，将包括操作停止命令或者复位命令的信号发送至处理器。

令牌生成电路还可被配置为：通过分别对第一数据和第二数据执行哈希运算、模运算、乘法运算、加法运算、除法运算、异或运算、以及根据特定记数法的数据转换操作之一生成第一令牌和第二令牌。