[发明专利]用于先进集成电路结构的跳线栅极

说明书

本申请名称为“用于先进集成电路结构的跳线栅极”。描述了用于先进的集成电路结构的跳线栅极。例如，一种集成电路结构包括水平纳米线段的第一竖直堆栈。水平纳米线段的第二竖直堆栈与水平纳米线段的第一竖直堆栈隔开。导电结构沿横向位于水平纳米线段的第一竖直堆栈和水平纳米线段的第二竖直堆栈之间并与所述第一竖直堆栈和所述第二竖直堆栈直接电接触。第一源极或漏极结构在与导电结构相对的一侧上耦合到水平纳米线段的第一竖直堆栈。第二源极或漏极结构在与导电结构相对的一侧上耦合到水平纳米线段的第二竖直堆栈。

技术领域

本公开的实施例属于集成电路结构和处理的领域，并且特别地，涉及用于先进集成电路结构的跳线栅极。

背景技术

在过去几十年里，集成电路中的特征的缩放一直是推动半导体行业日益增长的驱动力。缩放到越来越小的特征使得能够在半导体芯片的有限的有效面积上增加功能单元的密度。例如，缩减晶体管尺寸允许在芯片上并入增加数量的存储器或逻辑装置，从而适于制造具有增加的容量的产品。然而，日益增加的容量的驱动并不是没有问题的。优化每个装置的性能的必要性变得日益重要。

在集成电路装置的制造中，随着装置尺寸继续缩小，多栅晶体管（诸如三栅晶体管）已变得越来越普遍。在常规过程中，一般在块状硅衬底或绝缘体上硅衬底上制作三栅晶体管。在一些实例中，块状硅衬底是优选，因为它们的成本较低，并且因为它们实现了不太复杂的三栅制造过程。在另一个方面中，当微电子装置尺寸缩小至低于10纳米（nm）节点时，维持移动性改善和短沟道控制在装置制造中提供了挑战。

然而，缩放多栅和纳米线晶体管并不是没有后果的。随着微电子电路的这些基本构件块的尺寸减小，并且随着在给定区域中制造的基本构件块的绝对数量增加，用于对这些构件块进行图案化的光刻过程的约束已变得不堪重负。特别是，在半导体堆栈中图案化的特征的最小尺寸（临界尺寸）和此类特征之间的间距之间可存在权衡。

附图说明

图1A示出了根据本公开的实施例的表示用于SRAM装置或虚拟装置的跳线栅极以及基础结构的平面视图。

图1B示出了根据本公开的实施例的表示各种短路的虚拟装置的平面视图。

图1C示出了根据本公开的实施例的表示各种短路的SRAM装置的平面视图。

图2A-2C示出了根据本公开的实施例的在制造具有跳线栅极的全环绕栅极集成电路结构的方法中的各种操作的横截面视图。

图3示出了根据本公开的实施例的具有跳线栅极的全环绕栅极集成电路结构的横截面视图。

图4A-4J示出了根据本公开的实施例的在制造全环绕栅极集成电路结构的方法中的各种操作的横截面视图。

图5示出了根据本公开的实施例的沿栅极线截取的非平面集成电路结构的横截面视图。

图6示出了根据本公开的实施例的穿过非端帽架构（左手边(a)）相对于自对准栅极端帽（SAGE）架构（右手边(b)）的纳米线和鳍截取的横截面视图。

图7示出了根据本公开的实施例的表示在制造具有全环绕栅极装置的自对准栅极端帽（SAGE）结构的方法中的各种操作的横截面视图。

图8A示出了根据本公开的实施例的基于纳米线的集成电路结构的三维横截面视图。

图8B示出了根据本公开的实施例的图8A的基于纳米线的集成电路结构沿a-a’轴截取的横截面源极或漏极视图。

图8C示出了根据本公开的实施例的图8A的基于纳米线的集成电路结构沿b-b’轴截取的横截面沟道视图。

图9示出了根据本公开的实施例的一个实现的计算装置。

图10示出了包含本公开的一个或多个实施例的插入器。

具体实施方式