[发明专利]集成低压器件的耐高压开关器件及其制备方法、芯片

说明书

本申请涉及一种集成低压器件的耐高压开关器件及其制备方法、芯片。集成低压器件的耐高压开关器件包括N型碳化硅衬底、漂移层、缓冲层、沟道层、势垒层、高压漏极以及设于高压器件区内的中介金属层、高压源极和高压栅极。本申请通过将高压漏极设于N型碳化硅衬底的背面，可以形成由高压漏极、N型碳化硅衬底、第二漂移区、中介金属层、二维电子气和高压源极组成的导电通路。通过将N型碳化硅衬底和第二漂移区作为导电通路的一部分，从而利用碳化硅的特性，提高形成的半导体器件的耐高压性能。通过浅沟渠隔离层可以切断二维电子气，使各个器件区相互独立。通过第一漂移区则可以避免高压器件区中的高电压影响低压器件区中的HEMT器件工作。

技术领域

本申请属于半导体技术领域，尤其涉及一种集成低压器件的耐高压开关器件及其制备方法、芯片。

背景技术

目前，氮化镓(GaN)是新型的第三代半导体材料，具备许多优异的特性，是未来发展功率半导体的主流。

氮化镓目前常用的衬底材料(SiC/Si/GaN/蓝宝石等)各有其优缺点，其中，碳化硅虽然成本昂贵可以使氮化镓晶格错位大幅降低，提高良率与器件性能。

虽然现有的氮化镓高电子迁移率晶体管(High Electron Mobility Transistor；HEMT)器件具有较快的开关速度，但氮化镓HEMT器件的耐高压的能力较差，无法应用于高电压的环境，尤其当氮化镓HEMT器件被施加高电压时，容易被击穿。

发明内容

本申请的目的在于提供一种集成低压器件的耐高压开关器件及其制备方法、芯片，旨在解决传统的氮化镓HEMT器件存在的易被高压击穿的问题。

本申请实施例的第一方面提供了一种集成低压器件的耐高压开关器件，包括：N型碳化硅衬底；依次层叠设于所述N型碳化硅衬底的正面的漂移层、缓冲层、沟道层和势垒层；其中，所述漂移层包括并排设置的第一漂移区和第二漂移区，且所述第一漂移区内设有多个与所述漂移层掺杂类型不同的浮岛结构；第一浅沟渠隔离层，设于所述势垒层和所述沟道层中，且深入至所述缓冲层，以将所述势垒层和所述沟道层划分为高压器件区和低压器件区；高压漏极，设于所述N型碳化硅衬底的背面；中介金属层，设于所述第二漂移区上，且与所述高压器件区的所述缓冲层、所述沟道层和所述势垒层的第一侧接触；高压源极，设于所述高压器件区内的所述势垒层的第二侧，且深入至所述沟道层内；高压栅极，设于所述中介金属层和所述高压源极之间的所述势垒层上；低压源极、低压漏极和低压栅极，均设于所述低压器件区内，以组成对应的低压HEMT器件。

其中一实施例中，所述漂移层为N型碳化硅，所述浮岛结构为P型碳化硅；所述势垒层为氮化铝镓，所述沟道层为氮化镓。

其中一实施例中，多个所述浮岛结构均与所述N型碳化硅衬底平行设置，相邻的所述浮岛结构之间的距离相等。

其中一实施例中，多个所述浮岛结构的宽度均不小于所述低压器件区的宽度。

其中一实施例中，多个所述浮岛结构的离子掺杂浓度与所述N型碳化硅衬底的距离呈正比例关系。

其中一实施例中，还包括第二浅沟渠隔离层，所述第二浅沟渠隔离层设于所述低压器件区的所述势垒层和所述沟道层中，且深入至所述缓冲层，以将所述低压器件区划分为多个低压器件子区，多个所述低压器件子区均位于所述第一漂移区上方；每个所述低压器件内均设有所述低压源极、所述低压漏极和所述低压栅极。

其中一实施例中，所述低压源极和所述低压漏极均设于所述沟道层上且与所述势垒层接触，所述低压栅极设于所述低压源极和所述低压漏极之间的所述势垒层上。

其中一实施例中，还包括第一P型盖帽层；所述第一P型盖帽层设于所述势垒层与所述高压栅极之间。