[发明专利]非易失性存储器装置和非易失性存储器装置的操作方法

说明书

公开了非易失性存储器装置和非易失性存储器装置的操作方法。所述非易失性存储器装置包括：存储器单元阵列，包括分别连接到多条字线的多个存储器单元；多个第一传输晶体管，每个第一传输晶体管连接到所述多条字线中的一条字线的一侧；多个第二传输晶体管，每个第二传输晶体管连接到所述多条字线中的一条字线的另一侧；电压生成器，被配置为：生成多个操作电压，并且将所述多个操作电压施加到存储器单元阵列；响应于第一开关控制信号，第一开关电路被配置为将所述多个第一传输晶体管连接到电压生成器；并且响应于第二开关控制信号，第二开关电路被配置为将所述多个第二传输晶体管连接到电压生成器。

本申请要求于2021年11月17日在韩国知识产权局提交的第10-2021-0158731号韩国专利申请和于2022年1月14日在韩国知识产权局提交的第10-2022-0006182号韩国专利申请的优先权，每个韩国专利申请的公开通过引用全部包含于此。

技术领域

本公开涉及非易失性存储器装置和非易失性存储器装置的操作方法。

背景技术

半导体装置通过各种工艺制造。随着半导体设计技术的发展，用于制造半导体的工艺的数量、每个工艺的复杂性或半导体装置的集成度正在增加。因此，在半导体制造工艺中可能发生各种缺陷或故障。因此，正在研究检测各种缺陷或故障的方法。

发明内容

本公开的一个方面提供了一种非易失性存储器装置，其中电压被施加到地选择线、字线和串选择线中的每个的两侧。

本公开的另一方面提供了一种非易失性存储器装置，其中电压被施加到地选择线、字线和串选择线中的每个的两侧以检测缺陷或故障。

根据本发明构思的实施例，一种非易失性存储器装置包括：存储器单元阵列，包括分别连接到多条字线的多个存储器单元；多个第一传输晶体管，每个第一传输晶体管连接到所述多条字线中的一条字线的一侧；多个第二传输晶体管，每个第二传输晶体管连接到所述多条字线中的一条字线的另一侧；电压生成器，被配置为：生成多个操作电压，并且将所述多个操作电压施加到存储器单元阵列；响应于第一开关控制信号，第一开关电路被配置为：将所述多个第一传输晶体管连接到电压生成器，并且通过所述多个第一传输晶体管中的相应的第一传输晶体管将所述多个操作电压中的相应的第一电压施加到所述多条字线中的一条字线的一侧；并且响应于第二开关控制信号，第二开关电路被配置为：将所述多个第二传输晶体管连接到电压生成器，并且通过所述多个第二传输晶体管中的相应的第二传输晶体管将所述相应的第一电压施加到所述多条字线中的一条字线的另一侧。

根据本发明构思的实施例，一种非易失性存储器装置包括：存储器单元阵列，包括分别连接到多条字线的多个存储器单元；电压生成器，被配置为生成第一操作电压；以及开关电路，被配置为：在第一模式下将第一操作电压施加到所述多条字线中的一条字线的一侧和所述多条字线中的一条字线的另一侧中的任一侧，并且在第二模式下将第一操作电压施加到所述多条字线中的一条字线的一侧和所述多条字线中的一条字线的另一侧。

根据本发明构思的实施例，一种操作非易失性存储器装置的方法，所述非易失性存储器装置包括存储器单元阵列，存储器单元阵列包括各自连接在基底与多条位线之间的多个NAND串，所述方法包括：对与所述多个NAND串之中的选择的NAND串对应的位线进行预充电；将地选择电压和串选择电压分别提供给与选择的NAND串对应的地选择线的一侧和另一侧以及与选择的NAND串对应的串选择线的一侧和另一侧；在第一模式下，将字线电压提供给选择的NAND串的多条字线中的一条字线的一侧和另一侧中的任一侧；以及在第二模式下，将字线电压提供给选择的NAND串的所述多条字线中的一条字线的一侧和另一侧。

本公开的又一方面提供了操作非易失性存储器装置的方法，其中电压被施加到地选择线、字线和串选择线中的每个的两侧。

本公开的又一方面提供了操作非易失性存储器装置的方法，其中电压被施加到地选择线、字线和串选择线中的每个的两侧以检测缺陷或故障。