[发明专利]一种提升高精度ADC图像传感器帧频的电路结构

说明书

本发明涉及一种提升高精度ADC图像传感器帧频的电路结构，属于CMOS图像传感器技术领域。该电路结构包括像素模块、可变增益放大器、采样保持电路、ADC模块、构检测控制模块、数字控制处理模块和斜坡发生器。在一行周期内，检测控制模块对每一列ADC模块中比较器的输出信号进行检测，当所有列信号检测完毕后，产生的信号对斜坡发生器产生的斜坡进行控制，同时也对数字控制处理模块的数据读出进行控制；所述数字控制处理模块对ADC模块产生的数据进行处理，并根据检测控制模块产生的信号触发数据向芯片外部输出。本发明能减小高精度ADC的处理时间，提升高精度ADC模式下图像传感器工作时的帧频。

技术领域

本发明属于CMOS图像传感器技术领域，涉及一种提升高精度ADC图像传感器帧频的电路结构。

背景技术

随着CMOS图像传感器的大力发展，为满足不同应用的需求，在设计图像传感器芯片时，会内置ADC精度切换的功能，如集成10bit、12bit、14bit等。

在CMOS图像传感器的工作过程中，当使用高精度ADC的时候，由于最高工作频率无法改变，往往会造成芯片工作帧频的下降，同时，随着工作帧频下降，必然会对成像效果产生一定的影响。而造成帧频下降的原因主要是由于高精度ADC需要更长的处理时间，而这个时间已经大于芯片所需的数据读出时间。因此，对于同一芯片，为了提升高精度ADC工作时的帧频，就需要根据不同的像素信号与复位信号的情况，减小高精度ADC的处理时间。

发明内容

有鉴于此，本发明的目的在于提供一种提升高精度ADC图像传感器帧频的电路结构，解决同一芯片因高精度ADC造成工作帧频下降的问题，即提升高精度ADC工作时的帧频，减小高精度ADC的处理时间。

为达到上述目的，本发明提供如下技术方案：

一种提升高精度ADC图像传感器帧频的电路结构，包括像素模块、列并行读出电路结构、构检测控制模块、数字控制处理模块和斜坡发生器。列并行读出电路结构中每列包括依次连接的可变增益放大器、采样保持电路和ADC模块。ADC模块、斜坡发生器和检测控制模块相互连接。像素模块产生的像素信号和复位信号经过放大、采保、模数转换、计数到最终的输出。

其中，像素模块主要用于产生一个像素信号和一个复位信号。可变增益放大器对像素模块产生的信号进行放大处理，并传输给采样保持电路。采样保持电路将经过放大处理的像素信号和复位信号进行采样并保存在电容当中，并传输给ADC模块。

每一列的ADC模块包括一个比较器和一个计数器，用于完成模数转换，并进行计数工作。比较器将斜坡发生器产生的斜坡信号与处理过后的复位信号和像素信号进行比较，然后输出给检测控制模块。

在一行周期内，检测控制模块对每一列ADC模块中比较器的输出信号进行检测，当所有列信号检测完毕后，产生的信号对斜坡发生器产生的斜坡进行控制，同时也对数字控制处理模块的数据读出进行控制；数字控制处理模块对ADC模块产生的数据进行处理，并根据检测控制模块产生的信号触发数据向芯片外部输出。

数字控制处理模块接收检测控制模块的信号，并以此触发后续数据读出工作，使处理过后的数据能够满足芯片读出要求和外部采集需求，并进行输出。

进一步，检测控制模块位于ADC模块和斜坡发生器之间，针对每一列ADC模块内比较器的输出的变化进行检测，当检测出最后一列输出的变化后(即每列ADC模块中比较器全部翻转完毕)，检测控制模块将产生一个控制斜坡发生器的信号，结束斜坡发生器的斜坡产生；同时，检测控制模块产生的信号也传输给数字控制处理模块，用于后续数据读出工作的触发。

进一步，所述检测控制模块是多个与非门电路的集合，每个比较器的输出端连接一个与非门电路的输入端，能够检测每一列ADC模块中比较器输出的情况。

进一步，所述检测控制模块是将所有ADC模块中比较器的输出做“与”逻辑处理。