[发明专利]半导体器件及其制造方法

说明书

本发明提供了一种半导体器件及其制造方法，半导体器件包括：衬底，具有隔离LDMOS区和存储器件区的第一沟槽隔离结构；栅极层，包括相连接的栅极横向部和栅极纵向部，栅极横向部从LDMOS区延伸至存储器件区，栅极纵向部位于LDMOS区的第一沟槽隔离结构中，栅极横向部与存储器件区的衬底之间夹有隧穿氧化层，栅极纵向部与LDMOS区的衬底之间夹有栅氧层；第二源极区和第二漏极区分别形成于存储器件区的栅极横向部两侧的衬底中，第二漏极区与栅极横向部之间夹有部分隧穿氧化层。本发明的技术方案使得无需在栅极层上连接栅极驱动电路来控制LDMOS器件的开和关，从而使得对LDMOS器件的开和关操作的复杂度降低，且使得DC‑DC转换器等中的电路设计的复杂度降低。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。

背景技术

功率器件在汽车电子、消费类电子等领域应用十分广泛，主要用作DC-DC转换器、电源管理、稳压器等。在传统的DC-DC转换器中，主要采用横向扩散金属氧化物半导体(LDMOS，Laterally-Diffused MOS)作为开关电路，但是，LDMOS的栅极上需要连接栅极驱动电路来控制LDMOS的开和关，而栅极驱动电路很复杂，导致对LDMOS的开和关操作的复杂度增大，且导致DC-DC转换器中的电路设计的复杂度增大。

因此，如何对控制LDMOS的开和关的方式进行改进是目前亟需解决的问题。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法，使得无需在栅极层上连接栅极驱动电路来控制LDMOS器件的开和关，从而使得对LDMOS器件的开和关操作的复杂度降低，且使得DC-DC转换器等中的电路设计的复杂度降低。

为实现上述目的，本发明提供了一种半导体器件，包括：

衬底，所述衬底具有隔离LDMOS区和存储器件区的第一沟槽隔离结构；

栅极层，所述栅极层包括相连接的栅极横向部和栅极纵向部，所述栅极横向部从所述LDMOS区经所述第一沟槽隔离结构延伸至所述存储器件区，所述栅极纵向部位于所述LDMOS区的第一沟槽隔离结构中，所述栅极横向部与所述存储器件区的衬底之间夹有隧穿氧化层，所述栅极纵向部与所述LDMOS区的衬底之间夹有栅氧层；

漂移区，形成于所述LDMOS区的衬底中；

第一源极区和第一漏极区，所述第一源极区形成于所述漂移区中，所述第一漏极区形成于所述第一源极区远离所述栅极纵向部一侧的所述漂移区中；

第二源极区和第二漏极区，所述第二源极区和所述第二漏极区分别形成于所述存储器件区的所述栅极横向部两侧的衬底中，所述第二漏极区与所述栅极横向部之间夹有部分所述隧穿氧化层。

可选地，所述半导体器件还包括：

第一阱区，形成于所述漂移区中，所述第一阱区包围所述第一源极区，所述第一阱区与所述栅极纵向部之间夹有部分所述栅氧层；

第二阱区，形成于所述存储器件区的衬底中，所述第二阱区包围所述第二源极区和所述第二漏极区。

可选地，所述半导体器件还包括：

第一体接触区，形成于所述第一源极区远离所述栅极纵向部一侧的所述第一阱区中；

第二体接触区，形成于所述第二源极区远离所述第二漏极区一侧的第二阱区中。

可选地，所述衬底为SOI衬底，包括自下向上的下层衬底、绝缘埋层和上层半导体层，所述第一沟槽隔离结构与所述绝缘埋层连接。

可选地，所述第一源极区、所述第一漏极区、所述第一体接触区、所述第二源极区、所述第二漏极区和所述第二体接触区上形成有电极，且所述第一源极区上的电极与所述第一体接触区上的电极连接。