[发明专利]一种半导体结构的制备方法及半导体结构

权利要求书

1.一种半导体结构的制备方法，其特征在于，包括：

在第一硅衬底上生长电介质层；

在第二硅衬底上生长SiGe弛豫缓冲层，并在所述SiGe弛豫缓冲层上生长完全弛豫的SiGe应变弛豫层；

将所述第二硅衬底上的所述SiGe应变弛豫层键合在所述第一硅衬底上的所述电介质层上；

去除所述第一硅衬底和SiGe弛豫缓冲层，并减薄所述SiGe应变弛豫层；

在减薄后的所述SiGe应变弛豫层上外延生长拉应变硅层。

2.如权利要求1所述的制备方法，其特征在于，所述减薄所述SiGe应变弛豫层包括：

减薄所述SiGe应变弛豫层，直到剩余的SiGe应变弛豫层的厚度为5-100nm。

3.如权利要求1所述的制备方法，其特征在于，所述SiGe弛豫缓冲层和所述SiGe应变弛豫层的材料均为Si_1-aGe_a；

其中，a的取值从所述SiGe弛豫缓冲层的底部至所述SiGe弛豫缓冲层的顶部逐渐增加，并在所述SiGe应变弛豫层增至最大，且所述SiGe应变弛豫层中的a为固定值。

4.如权利要求3所述的制备方法，其特征在于，a从所述SiGe弛豫缓冲层的底部取值0开始，逐渐增加至所述SiGe应变弛豫层取值为max；其中，max的取值范围为0.2～0.45。

5.如权利要求1所述的制备方法，其特征在于，所述电介质层的材料为SiOx、SiNx或Al₂O₃的单层或叠层组合。

6.如权利要求1所述的制备方法，其特征在于，还包括：

在所述拉应变硅层及所述SiGe应变弛豫层中制备晶体管的源极和漏极；

在所述拉应变硅层上形成连接所述源极和漏极的拉应变硅沟道；

在所述拉应变硅沟道上制备所述晶体管的栅极，以形成FDSOI器件。

7.如权利要求1所述的制备方法，其特征在于，还包括：

在所述拉应变硅层上重复交替的生长SiGe应变弛豫层和拉应变硅层，形成由SiGe应变弛豫层和拉应变硅层重复层叠的叠层结构；

其中，所述重复交替生长的循环次数为n次，且n为任意的正整数。

8.如权利要求7所述的制备方法，其特征在于，还包括：

在所述叠层结构中，制备晶体管的源极和漏极；

在所述叠层结构中的每个拉应变硅层上，形成连接所述源极和漏极的拉应变硅沟道；

在所述叠层结构中制备所述晶体管的栅极，以形成GAASOI器件。

9.一种半导体结构，其特征在于，包括：

第一硅衬底；

生长在所述第一硅衬底上的电介质层；

键合连接在所述电介质层上的SiGe应变弛豫层；

外延生长在所述SiGe应变弛豫层上的拉应变硅层；

其中，所述SiGe应变弛豫层采用如下方式键合连接在所述电介质层上：

在第二硅衬底上生长SiGe弛豫缓冲层，并在所述SiGe弛豫缓冲层上生长完全弛豫的SiGe应变弛豫层；

将所述第二硅衬底上的所述SiGe应变弛豫层键合在所述第一硅衬底上的所述电介质层上；

去除所述第一硅衬底和SiGe弛豫缓冲层，并减薄SiGe应变弛豫层后，以使所述拉应变硅层外延生长在减薄后的SiGe应变弛豫层上。

10.如权利要求9所述的半导体结构，其特征在于，所述拉应变硅层上还重复交替的生长有SiGe应变弛豫层和拉应变硅层，形成由SiGe应变弛豫层和拉应变硅层重复层叠的叠层结构；

其中，所述重复交替生长的循环次数为n次，且n为任意的正整数。