[发明专利]一种降低晶圆翘曲的扇出封装结构及形成方法在审
申请号: | 202211473739.5 | 申请日: | 2022-11-22 |
公开(公告)号: | CN115799188A | 公开(公告)日: | 2023-03-14 |
发明(设计)人: | 杨帅;徐成;戴风伟;张春艳;樊嘉祺;张凯 | 申请(专利权)人: | 华进半导体封装先导技术研发中心有限公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L23/29;H01L23/544;H01L21/56 |
代理公司: | 上海智晟知识产权代理事务所(特殊普通合伙) 31313 | 代理人: | 张东梅 |
地址: | 214028 江苏省无锡市新区*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 降低 晶圆翘曲 封装 结构 形成 方法 | ||
本发明涉及一种降低晶圆翘曲的扇出封装结构,包括:光刻胶,其上具有贴片开口;芯片,其位于贴片开口中;以及塑封层,其塑封芯片。该扇出封装结构能够有效降低晶圆翘曲,避免了塑封工艺后因晶圆翘曲过大,而无法进行后续的重布线层工艺的情况。本发明还涉及一种降低晶圆翘曲的扇出封装结构的形成方法。
技术领域
本发明涉及半导体封装技术领域,尤其涉及一种降低晶圆翘曲的扇出封装结构及形成方法。
背景技术
随着技术的发展芯片向轻薄短小化的发展越来越快,因此小型化晶圆级封装技术的重要性不断提高。扇出型封装由于具有晶圆级封装的特点,且兼顾低成本、集成度高等优点,成为最受欢迎的新型封装形式之一。然而,目前的扇出型晶圆封装技术在对芯片进行封装时,普遍存在翘曲度较大等问题。其中嵌入式晶圆级封装(ewlb封装)在塑封工艺后可能会因为晶圆翘曲过大,无法进行后续的重布线层(RDL)工艺。因此,对于如何降低晶圆翘曲,需要一种新的研究思路和解决方法。
发明内容
为解决现有技术中的上述问题中的至少一部分问题,本发明提供了一种降低晶圆翘曲的扇出封装结构及形成方法,该扇出封装结构能够有效降低晶圆翘曲,避免了塑封工艺后因晶圆翘曲过大,而无法进行后续的重布线层工艺的情况。
在本发明的第一方面,针对现有技术中存在的问题,本发明提供一种降低晶圆翘曲的扇出封装结构,包括:
光刻胶,其上具有贴片开口;
芯片,其位于贴片开口中;以及
塑封层,其塑封芯片。
在本发明的一个实施例中,所述光刻胶的厚度的取值范围为0.8h≦H≦1.2h,其中h为芯片的上表面至塑封层的上表面的距离。
在本发明的一个实施例中,所述光刻胶上还具有标记图案,所述标记图案位于所述贴片开口周围。
在本发明的一个实施例中,所述标记图案用于在贴装芯片时进行定位对准;以及
所述标记图案的形状包括十字形或三角形。
在本发明的一个实施例中,所述贴片开口的尺寸大于所述芯片的尺寸,且芯片边缘与贴片开口边缘的间隙为50~100um;和/或
芯片带有管脚的正面靠近光刻胶,芯片的背面远离光刻胶。
在本发明的第二方面,针对现有技术中存在的问题,本发明提供一种降低晶圆翘曲的扇出封装结构的形成方法,包括:
在载片上涂覆键合胶;
在键合胶上涂覆光刻胶;
在光刻胶上的预设位置通过光刻技术形成贴片开口和标记图案;
通过贴片工艺将芯片倒装在贴片开口处,并且在贴装芯片时通过标记图形进行定位对准;
通过塑封工艺将芯片塑封形成塑封层;以及
去除载片和键合胶,得到降低晶圆翘曲的扇出封装结构。
在本发明的一个实施例中,所述光刻胶的厚度的取值范围为0.8h≦H≦1.2h,其中h为芯片的上表面至塑封层的上表面的距离。
在本发明的一个实施例中,所述贴片开口的尺寸大于所述芯片的尺寸,且芯片边缘与贴片开口边缘的间隙为50~100um。
在本发明的一个实施例中,所述标记图案的形状包括十字形或三角形。
在本发明的一个实施例中,在光刻胶上的预设位置进行曝光、显影形成贴片开口和位于贴片开口周围的标记图案。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于华进半导体封装先导技术研发中心有限公司,未经华进半导体封装先导技术研发中心有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202211473739.5/2.html,转载请声明来源钻瓜专利网。
- 上一篇:反应卡盒、检测装置及其控制方法
- 下一篇:一种便携式可伸缩盘扣横杆