[发明专利]一种FPGA原型验证系统、数据传输方法、设备及存储介质

权利要求书

1.一种FPGA原型验证系统，其特征在于，包括：

多个FPGA，所述FPGA之间通过高速IO接口连接，所述高速IO接口包括接口转换模块、链路层、物理层，所述FPGA包括发送侧FPGA和接收侧FPGA；

所述发送侧FPGA的接口转换模块配置为将第一信号编排成第一数据，并将所述第一数据经数据选择器分组后存储到所述发送侧FPGA的异步存储单元；

所述发送侧FPGA的链路层配置为从所述异步存储单元读取分组后的第一数据，并将读取的分组后的第一数据和循环冗余校验码组合后发送给所述发送侧FPGA的物理层；

所述发送侧FPGA的物理层配置为将接收到的组合校验码后的第一数据转化成第二信号，并将所述第二信号发送给所述接收侧FPGA。

2.根据权利要求1所述的系统，其特征在于，所述接收侧FPGA的物理层配置为将接收到的所述发送侧FPGA发送的所述第二信号转化为第二数据，并将所述第二数据发送给所述接收侧FPGA的链路层；

所述接收侧FPGA的链路层配置为响应于接收到所述第二数据，对所述第二数据进行循环冗余校验；

响应于校验出所述第二数据为错误数据，则发起错误数据重传请求信号，并经所述物理层将所述错误数据重传请求信号发给发送侧FPGA；

响应于校验出所述第二数据为正确数据，则去除所述第二数据中的循环冗余校验码，并将去除校验码后的第二数据发送给所述接收侧FPGA的异步存储单元；

所述接收侧FPGA的接口转换模块配置为通过所述接收侧FPGA的数据选择器从所述接收侧FPGA的异步存储单元读取所述去除校验码后的第二数据，并将所述去除校验码后的第二数据恢复为第一信号。

3.根据权利要求1所述的系统，其特征在于，所述物理层包括：电气子层和逻辑子层，其中，

所述发送侧FPGA的逻辑子层配置为将接收到的组合校验码后的第一数据分解为若干组数据信号，并对所述数据信号进行编码，并将编码后的数据信号发送给电气子层；

所述发送侧FPGA的电气子层包括多个通道，配置为基于所述通道并行地接收多组编码后的数据信号，并将接收到的并行的数据信号转化为所述第二信号，并将所述第二信号发送给所述接收侧FPGA。

4.根据权利要求1所述的系统，其特征在于，所述接收侧FPGA的电气子层包括多个通道，配置为基于各个所述通道将接收到的所述第二信号转换为多组并行的第二数据信号；

所述接收侧FPGA的逻辑子层配置为对所述第二数据信号进行解码得到对应的第二数据，并对多组并行的解码后的第二数据进行去偏差处理，并将去除偏差后的多组第二数据发送给所述接收侧FPGA的链路层。

5.根据权利要求1所述的系统，其特征在于，还包括：逻辑模块接口，所述异步存储单元的深度大于所述逻辑模块接口的深度；

第一时钟和第二时钟，所述第一时钟配置为将第一时钟信号发送给所述异步存储单元，所述第二时钟配置为将第二时钟信号发送给所述物理层和所述链路层；

所述发送侧FPGA的第二时钟信号和所述接收侧FPGA的第二时钟信号的频率相同。

6.根据权利要求1所述的系统，其特征在于，所述发送侧FPGA的链路层配置为响应于接收到错误数据重传请求信号，则重新读取对应的数据，并通过物理层将对应的数据重新发送给所述接收侧FPGA。

7.根据权利要求1所述的系统，其特征在于，所述异步存储单元包括异步先进先出缓冲器。